Адресное пространство микропроцессорного устройства

Стр 1 из 2Следующая ⇒

ЛЕКЦИЯ № 11

по учебной дисциплине

"ЦУ и МП в РЭО"

Раздел 2. Микропроцессорные устройства в РЭО

Тема 2.3. Принципы построения и работы микропроцессорных систем

Занятие 2.3.2: "ПАРАЛЛЕЛЬНАЯ ПЕРЕДАЧА ДАННЫХ"

План лекции:

Введение.

Понятие интерфейса.

Адресное пространство микропроцессорного устройства.

Принципы построения параллельных портов .

Заключение.

Учебная литература: [1] – [5].

Понятие интерфейса

(слайд 3).Интерфейс – совокупность аппаратных и программных средств, обеспечивающих совместимость устройств, обменивающихся информацией.

Интерфейсы стандартизируются по:

- функциональной;

- электричес кой;

- механической совместимости.

(слайд 4).Функциональная совместимостьустройств требует смысловой общности управляющих сигналов, генерируемых обменивающимися модулями. Управляющие сигналы должны иметь заданное смысловое значение и определенные временные параметры.

Электрическая совместимостьмодулей обеспечивается заданными уровнями выр абатываемых ими сигналов, их нагрузочными способностями, мощностя ми и т. п.

Механическая совместимостьпредполагает применение определенных типов и размеров конструкций, разъемов и т. д.

(слайд 5). К основным элементам интерфейса относят:

· протокол обмена (совокупность правил, регламентирующих способ выполнения заданных функций);

· аппаратную часть (физическую реализацию устройств);

· программное обеспечение.

Интерфейсы классифицируют по следующим признакам:

1. Конфигурации цепей связи между объектами (магистральные, радиальные и др.);

2.Характеру передаваемых данных (параллельные, последовательные и др.);

3. Режиму передачи данных (дуплексные, полудуплексные, симплексные);

Способу обмена (асинхронные, синхронные).

Одновременно с появлением популярных микропроцессоров были разработаны и первые интерфейсы микропроцессорных систем.

(слайд 6). Например, интерфейс Microbus был разработан в конце 1970 годов для построения систем на основе МП Intel 8080, Motorola 6800 и др.

Позднее фирмой Intel были разработаны несколько вариантов интерфейса Multibus.

Появление ПК IBM PC/AT ассоциируется с применением интерфейса ISA.

Для систем с процессорами Intel 80386 были разработаны EISA и MCA.

Важным стандартом современных систем является шина (интерфейс) VME. Шина ориентирована на применение со встроенными средствами МПС реального времени, сбор информации от датчиков и ее последующую обработку.

(слайд 7). Широко применяется шина PCI фирмы Intel. Популярность PCI объясняется тем, что этот интерфейс способен работать с разными процессорами, имеет высокую производительность и недорогой в производстве. Его основные достоинства:

· способность выполнять некоторые действия без обращения к процессору, тем самым, уменьшая его загрузку;

· применение для связи с компонентами системы так называемых мостов.

Тактовая частота современных системных шин МПС составляет 66 – 166 Мгц.

Обмен последовательными данными осуществляется в МПС с помощью интерфейсов SPI, I ² C.

(слайд 8). В последнее время очень популярна шина USB (Universal Serial Bus (шина)), отличающаяся удобством подключения к ней разнообразных периферийных устройств.

К интерфейсным схемам относятся:

- шинные формирователи;

- буферные регистры;

- параллельные и последовательные порты и адаптеры;

- контроллеры прерываний;

- контроллеры прямого доступа памяти;

- интервальные таймеры.

Шинные формирователи

(слайд 9). Шинные формирователи (ШФ) (приемопередатчики) устанавливаются между источником информации и системной шиной.

Выполняют следующие функции:

· усиливают сигналы по мощности;

· отключают источник информации от шины, когда он не участвует в обмене;

· формирует требуемые уровни сигналов логической 1 или 0.

Схема шинного формирователя Intel 8286 показана на рисунке 11.1.

(слайд 10).

Рисунок 11.1 – Схема шинного формирователя и временные

Диаграммы его работы

Шина А (линии ) принимает данные от МП или передает их ему, шина В (линии ) связана с магистралью, на которую передает информацию или с которой принимает ее. Сигнал переводит выходы усилителей в третье состояние (при его высоком уровне), либо разрешает их работу (при низком уровне). При разрешении работы направление передачи зависит от сигнала (Transmit). Функционирование ШФ подчиняется условиям, указанным в таблице 11.1.

Таблица 11.1 – Условия функционирования ШФ

Так как шина А связана с МП, а шина В – с магистралью, для них предусмотрена разная нагрузочная способность: выходы В обеспечивают токи большей величины, чем выходы А.

(слайд 11). На временных диаграммах (см. рисунок 8.5) показаны:

- задержки сигналов при их распространении через открытые ШФ;

- задержки относительно изменений управляющих сигналов:

а) задержка перехода выходов в состояние "отключено";

б) задержка переходов от состояния "отключено" к активным состояниям;

- интервалы и – времена выдержки и предустановки сигнала относительно моментов изменения сигнала .

Временные параметры ШФ даются для определенных нагрузочных токов (обычно максимальных) и емкостей.

Восьмиразрядный ШФ серии КР1533 (технология ТТЛШ) характеризуется следующими параметрами:

- выходной ток 30-112 мА;

- задержка распространения сигнала < 10 нс;

- время выхода из третьего состояния (ТС) в активное состояние < 20 нс;

- время перехода из активного состояния в ТС 25-40 нс.

Для ШФ серии КР1554 (технология КМОП) параметры таковы:

- выходные токи 86 мА и 75 мА для низкого и высокого уровней выходного напряжения соответственно при условии протекания не дольше 20 мс и 24 мА без ограничения времени;

- при напряжении питания 4,5 В задержка распространения сигнала < 6 нс, задержка выхода из ТС в активное состояние < 6,5 нс, задержка перехода из активного состояния в ТС < 8,5 нс.

(слайд 12).

Литература:

Угрюмов Е.П. Цифровая схемотехника. 2005. Стр. 397-401. Глава 6 - ознакомиться.

Адресное пространство микропроцессорного устройства

(слайд 13). При подключении различных устройств к системной шине возникает вопрос – как различать эти устройства между собой? С этой целью используют индивидуальный адрес для каждого устройства, подключенного к системной шине микропроцессора. Часто устройства, подключаемые к системной шине, занимают целый диапазон адресов. Так как обращение производиться к каждой ячейке памяти устройства индивидуально, то возникает понятие диапазона адресов, занимаемого каждым устройством, и распределения адресного пространства МПУ в целом.

Адресное пространство МПУ изображается графически прямоугольником, одна из сторон которого соответствует разрядам адресуемой ячейки этого микропроцессора, а другая сторона – всему диапазону доступных адресов для этого же микропроцессора. Обычно в качестве минимально адресуемого элемента адресного пространства, доступного для микропроцессора, выбирается 8-разрядная ячейка (байт).

Диапазон доступных адресов микропроцессора определяется разрядностью ША. При этом минимальный номер ячейки памяти (адрес) будет равен нулю, а максимальный – определяется из формулы:

M = 2^N-1,

где N – количество разрядов ША микропроцессора.

Для 16-разрядной ША – это будет число 65 535 (64К). Адресное пространство микропроцессора с 16-разрядной шиной адреса приведено на рисунке 11.2.

(слайд 14).

Рисунок 11.2 – Адресное пространство МП с 16-разрядной ША

На этом рисунке слева приведены адреса ячеек памяти в десятичном виде, справа – их двоичный эквивалент.

(слайд 15).Распределением памяти МПСназывают разбиение адресного пространства микропроцессора на несколько областей, каждая из которых выделена для размещения ячеек какого-либо определенного элемента этой системы: ОЗУ, ПЗУ или ВУ.

Часто его изображают в виде рисунка (рисунок 11.3).

(слайд 16).

Рисунок 11.3 – Распределение памяти МП с 16-разрядной ША

Обычно адресное пространство распределяют одновременно с проектированием структурной схемы МПУ.

Микропроцессоры после включения питания и выполнения процедуры сброса всегда начинают выполнение программы с определенного адреса, чаще всего с нулевого. Однако есть и исключения.

Процессоры, на основе которых строятся универсальные компьютеры IBM PC и Macintosh, стартуют не с нулевого адреса. Исполняемая программа или ее загрузчик должны храниться в памяти МПС, которая не стирается при выключении питания, т. е. в ПЗУ. Таким образом, адрес, записываемый в счетчик команд процессора после выполнения сброса, обязательно должен попадать в диапазон адресов, выделенных для размещения ПЗУ.

Дата добавления: 2022-01-22; просмотров: 32; Мы поможем в написании вашей работы!

Поделиться с друзьями:

12 Следующая ⇒

Мы поможем в написании ваших работ!