Двухступенчатый синхронный RS -триггер
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ
РЕСПУБЛИКИ КАЗАХСТАН
ИННОВАЦИОННЫЙ ЕВРАЗИЙСКИЙ УНИВЕРСИТЕТ
Учебно-методический комплекс дисциплины
по специальностям
5В070400 «Вычислительная техника и программное обеспечение»,
5В070300 «Информационные системы», 5B060200 «Информатика»
Методические указания к лабораторным работам
по дисциплине
«ЦИФРОВАЯ СХЕМОТЕХНИКА»
ПАВЛОДАР, 2019
Автор: к.т.н., доцент Наумов В.В.
Кафедра «Информационные технологии»
МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ЛАБОРАТОРНЫМ РАБОТАМ
по дисциплине «Цифровая схемотехника»
для студентов специальности 5В070400 «Вычислительная техника и программное обеспечение», 5В070300 «Информационные системы», 5B060200 «Информатика»
Рассмотрен на заседании кафедры «Информационные технологии»
Протокол № ____ от ____________ 2019 г.
Заведущий кафедрой ИТ
_______________ Асаинова А.Ж.
Содержание лабораторных занятий
Лабораторная работа №1
Тема: минимизация логических функций
Цель работы: изучение минимизации логических функций с помощью карт Карно и компьютерной программы минимизации логических функций.
Теоретические сведения
Цифровые схемы наиболее широко используются в электронике. Задача синтеза цифровых схем сводится к синтезу комбинационных схем, реализующих отдельные логические функции или системы логических функций. Для оптимизации логических функций применяют аналитические и графические методы, а также компьютерные программы.
|
|
|
Математической основой цифровой электроники и вычислительной техники является алгебра логики или булева алгебра (по имени английского математика Джона Буля).
В булевой алгебре независимые переменные или аргументы (X) принимают только два значения: 0 или 1. Зависимые переменные или функции (Y) также могут принимать только одно из двух значений: 0 или 1. Булева функция представляется в виде:
Y = F (X1; X2; X3 ... XN ).
Данная форма задания булевой функции называется алгебраической (аналитической).
Основными логическими функциями являются (таблицы истинности представлены на рис. 1…9):
- логическое отрицание (инверсия)
Y = 
;
- логическое сложение (дизьюнкция)
Y = X1 + X2 или Y = X1 V X2 ;
- логическое умножение (коньюнкция)
Y = X1 · X2 или Y = X1 L X2 .
- функция равнозначности (эквивалентности)
Y = X1 · X2 + 
или Y = X1 ~ X2 ;
- функция неравнозначности (сложение по модулю два)
Y = X1 · 
+ 
· X2 или Y = X1 
X2 ;
- функция Пирса (логическое сложение с отрицанием)
Y = 
;
|
|
|
- функция Шеффера (логическое умножение с отрицанием)
Y = 
;
Для булевой алгебры справедливы следующие законы и правила:
- распределительный закон
X1 (X2 + X3) = X1 · X2 + X1 · X3 ,
X1 + X2 · X3 = (X1 + X2) (X1 + X3) ;
- правило повторения
X · X = X , X + X = X ;
- правило отрицания
X · 
= 0 , X + 
= 1 ;
- теорема де Моргана
= , = 
;
- тождества
X · 1 = X , X + 0 = X , X · 0 = 0 , X + 1 = 1.
-правило поглощения
Схемы, реализующие логические функции, называются логическими элементами. Основные логические элементы имеют, как правило, один выход (Y) и несколько входов, число которых равно числу аргументов (X1;X2;X3 ... XN ). На электрических схемах логические элементы обозначаются в виде прямоугольников с выводами для входных (слева) и выходных (справа) переменных. Внутри прямоугольника изображается символ, указывающий функциональное назначение элемента.
На рис.1…9 представлены два вида условных обозначений логических элементов, реализующих рассмотренные функции. Там же представлены так называемые таблицы состояний (таблицы истинности), описывающие соответствующие логические функции в двоичном коде в виде состояний входных и выходных переменных. Таблица истинности является также табличным способом задания логической функции.
|
|
|
На рис.1 представлен элемент “НЕ”, реализующий функцию логического отрицания Y = .
Рис. 1
Элемент “ИЛИ” (рис.2) и элемент “И” (рис.3) реализуют функции логического сложения и логического умножения соответственно.
Рис. 2
Рис. 3
Функции Пирса и функции Шеффера реализуются с помощью элементов “ИЛИ-НЕ” и “И-НЕ”, представленных на рис.4 и рис. 5 соответственно.
Рис. 4
Рис. 5
Элемент Пирса можно представить в виде последовательного соединения элемента “ИЛИ” и элемента “НЕ” (рис.6), а элемент Шеффера - в виде последовательного соединения элемента “И” и элемента “НЕ” (рис.7).
На рис.8 и рис.9 представлены элементы “Исключающее ИЛИ” и “Исключающее ИЛИ - НЕ”, реализующие функции неравнозначности и неравнозначности с отрицанием соответственно.
Рис. 8
Рис. 9
Логические элементы, реализующие операции конъюнкции, дизъюнкции, функции Пирса и Шеффера, могут быть, в общем случае, n - входовые. Так, например, логический элемент с тремя входами, реализующий функцию Пирса, имеет вид, представленный на рис.10.
|
|
|
Рис.10
В таблице истинности (рис.10). имеется восемь значений выходной переменной Y. Это количество определяется числом возможных комбинаций входных переменных N, которое, в общем случае, равно: N = 2 n , где n - число входных переменных.
Логические элементы используются для построения интегральных микросхем, выполняющих различные логические и арифметические операции и имеющих различное функциональное назначение. Микросхемы типа К155ЛН1(аналог 7404) и К155ЛА3(аналог 7400), например, имеют в своем составе шесть инверторов и четыре элемента 2И-НЕ соответственно, микросхема К155ЛА4(аналог 7410) содержит три элемента 3И-НЕ (рис.11), а микросхема К155ЛР1 содержит два элемента 2И-2ИЛИ-НЕ, один из которых показан на рис. 12.
Рис. 11
Рис. 12
Цифрами на рис. 11 отмечены номера соответствующих выводов микросхем, отсчитываемые против часовой стрелки от первого вывода, помеченного точкой на корпусе микросхемы. Общий вывод (7) и вывод (14) для питания микросхемы (+5 В) на рисунке не показаны.
Логическую функцию любой сложности можно реализовать с помощью указанных логических элементов. Комбинационной схемой называется логическая схема, реализующая однозначное соответствие между значениями входных и выходных двоичных сигналов. Для реализации комбинационных схем используются логические элементы, выпускаемые в виде интегральных схем. В качестве примера рассмотрим функцию, заданную в алгебраической форме, в виде:
. (1)
Упростим данную функцию, используя вышеприведенные правила:
(2)
Проведенная операция носит название минимизации логических функций и служит для упрощения функциональной схемы соответствующего цифрового устройства.
Функциональная схема устройства, реализующая рассматриваемую функцию, представлена на рис.13.
Рис. 13
Следует отметить, что полученная после преобразований функция (2) не является абсолютно минимальной. Вид абсолютно минимальной функции (после дальнейших пребразований) :
__ __
Y = X 2* X 3+ X 1* X 2
Аналитический метод минимизации логических функций с помощью аксиом, законов и тождеств алгебры логики является громоздким и требует больших затрат времени.
Для минимизации «вручную» (без ЭВМ) логических функций с числом переменных до 6, наиболее удобным является графический метод с использованием карт Карно.
На рисунке 14 представлены примеры задания логических функций с помощью карт Карно на 2, 3 и 4 переменных. Каждой клетке карты Карно соответствует свой набор значений логических переменных Х1, Х2, … , а внутри клетки записано значение (0 или 1) логической функции на этом наборе.
a)
б)
в)
Рис. 14. Примеры карт Карно функций для двух(а), трех(б) и четырех(в) переменных.
На рисунке представлены не только примеры исходных функций, но и показано нахождение их минимальных дизъюнктивных нормальных форм (ДНФ), т.е. логических сумм логических произведений с минимальным числом букв.
Для нахождения минимальной ДНФ необходимо покрыть все клетки с 1, не покрывая клеток с 0, минимальным количеством прямоугольников максимальной размерности. При этом длины сторон прямоугольника должны быть равны степеням двойки: 1, 2, 4, … , клеток. Каждому такому прямоугольнику в минимальной ДНФ будет соответствовать свое произведение(конъюнкция). В конъюнкцию войдут те и только те переменные, которые имеют одно и то же значение для всех клеток этого прямоугольника. Причем, если это значение «1», то переменная войдет в конъюнкцию без инверсии, если «0» - то с инверсией.
При построении покрывающих прямоугольников следует учитывать, что для карт Карно на 3 переменных соседними являются соответствующие крайние левые и правые клетки (как бы развертка цилиндра), а для карты Карно на 4 переменные соседними еще являются и соответствующие крайние верхние и нижние клетки (как бы развертка тора). Соседние клетки можно покрывать одним прямоугольником. Как видно, соответствующие двоичные наборы соседних клеток отличаются в одном разряде.
Карту Карно на 5 переменных получают из двух карт на 4 переменных. При этом каждой карте соответствует свое значение пятой переменной. Логика выявления соседних клеток остается прежней. Аналогично карту Карно на 6 переменных получают из двух карт на 5 переменных.
С помощью карт Карно удобно находить минимальные ДНФ неполностью определенных логических функций. Значение этих функций на некоторых наборах неопределенно (безразлично). Обычно в клетках карты Карно соответствующих неопределенным наборам, ничего не записывают или записывают символ «Х» или «-». При минимизации эти неопределенные значения доопределяют в «0» или «1», чтобы получить более минимальную ДНФ. Так можно поступить потому, что на входах логической схемы, реализующей неполностью определенную логическую функцию, никогда не возникнут набор сигналов, соответствующих неопределенным значениям функции.
Для минимизации логических функций, зависящих от 7 и более переменных, применяют ЭВМ. Для этого разработаны специальные методы и программы. Например, программа, имеющаяся в составе программы компьютерного моделирования Electronics Workbench, позволяет находить минимальные ДНФ для полностью и неполностью определенных логических функций, зависящих от 2…8 переменных. Для этого используется логический преобразователь (Logic Converter), к которому можно обратиться, щелкнув по значку «контрольно – измерительных приборов»- крайней справа на второй сверху линейке иконок. Исходная функция может быть задана таблицей истинности, которую заполняет сам пользователь.
Причем входные наборы переменных А,В,С …Н и их номера, заполняются автоматически после выбора соответствующих переменных щелчком мыши. Значения функции (1, 0 или Х) записываются в последнем столбце. Для получения минимальной ДНФ (появляется в нижней строке панели логического преобразователя) необходимо щелкнуть по кнопке с надписью SIMP.
Если исходная функция задана аналитически, то ее формулу набирают в нижнем окне панели. Затем, нажав кнопку «А|Вà10|1», получают таблицу истинности. И только затем нажимают SIMP. При записи формулы инверсия задается апострофом, знак логического умножения опускается.
С помощью Logic Converter возможно построение логической схемы в базисе И, ИЛИ, НЕ (нажимается кнопка «А|Bà 
»), либо И-НЕ (нажимается кнопка «А|BàNAND») по заданной или минимизированной аналитической форме. При этом программа использует только двухвходовые логические элементы.
С помощью Logic Converter возможно посторенние таблицы истинности по заданной логической схеме (нажимается кнопка à10|1), т.е. возможен анализ логических схем. При этом входы и выходы схемы должны быть подключены к логическому преобразователю.
Приведенная на рисунке 13 схема построена в булевом базисе логических элементов (элементы И, ИЛИ, НЕ).
Используя их, можно реализовать любую булеву функцию или систему булевых функций. Однако, этим же свойством (универсальностью) обладает и базис элементов И-НЕ, а также базис элементов ИЛИ-НЕ. Рассмотрим правила перехода от булева базиса к другим.
Переход от схемы в булевом базисе к схеме в базисе И-НЕ:
1. Заменить все элементы булева базиса на И-НЕ;
2. Проинвертировать все независимые входы у элементов ИЛИ;
3. Поставить на выходе дополнительный инвертор, если выходной элемент был И.
Например, по схеме в булевом базисе, приведенной на рис.15, может быть построена эквивалентная ей схема в базисе И-НЕ(рис.15).
Рис.15
Другой пример такого перехода представлен на рис. 16
а) схема в булевом базисе
б) схема в базисе И-НЕ
Рис. 16
ЗАДАНИЕ
Для заданной таблицей истинности неполностью определенной логической функции от четырех переменных (таблица 1) найти минимальную дизъюнктивную нормальную форму (ДНФ) двумя способами:
- с использованием карты Карно;
- с использованием Logic Converter программы Electronic Workbench.
Номер варианта соответствует номеру в списке группы или определяется (по решению преподавателя) по последним двум цифрам номера зачетной книжки.
Таблица 1.
|
| Входы | Выход (по вариантам). | |||||||||||||||||||||||||||
| № | A | B | C | D | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 |
| 0 | 0 | 0 | 0 | 0 | х | 0 | 1 | 0 | 1 | 0 | х | 1 | 1 | 0 | 0 | x | 1 | 0 | 0 | 1 | 0 | x | 0 | 1 | 0 | 1 | 0 | 1 | x |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | х | х | 0 | 1 | x | 0 | 1 | x | 0 | 0 | 1 | 0 | x | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 |
| 2 | 0 | 0 | 1 | 0 | 0 | х | х | 1 | 0 | 1 | 0 | x | 1 | x | 1 | 0 | x | 1 | 1 | 1 | x | 0 | 0 | x | 1 | 0 | x | 0 | 1 |
| 3 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | х | 0 | 0 | x | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | x | 1 | 0 | x | 1 | 0 | 1 | 0 |
| 4 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | x | 0 | x | 0 | x | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | x |
| 5 | 0 | 1 | 0 | 1 | 1 | х | 0 | х | 1 | 1 | 0 | 1 | 0 | 0 | x | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | x | 0 | x | 0 |
| 6 | 0 | 1 | 1 | 0 | х | 0 | 0 | 0 | 1 | 0 | х | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
| 7 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | x | 1 | x | 0 | 0 | 0 | 0 | 1 | 0 | x | 0 |
| 8 | 1 | 0 | 0 | 0 | 0 | 0 | х | 1 | х | 1 | 0 | 0 | 1 | x | 0 | 1 | 0 | 1 | 0 | 1 | x | 0 | 0 | 1 | x | 0 | 1 | 1 | 0 |
| 9 | 1 | 0 | 0 | 1 | 1 | 0 | х | 0 | х | 1 | 1 | 0 | 0 | 0 | 0 | 0 | x | 1 | 1 | 0 | 0 | 1 | 0 | x | 1 | 0 | x | 1 | 0 |
| 10 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | x | 1 | 0 | 1 | 1 | x | 0 | 1 | 1 | 1 | 0 | 0 | x | 1 | 0 | 1 |
| 11 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | х | 0 | х | 0 | 0 | 1 | 0 | x | 1 | 0 | 0 | 0 | x | 1 | 0 | x | x | 1 | 0 | 0 | 1 | x |
| 12 | 1 | 1 | 0 | 0 | х | 1 | 0 | 1 | 0 | 0 | 0 | x | 0 | 1 | 0 | 1 | 0 | x | 1 | 0 | 0 | 1 | x | 0 | 0 | 1 | x | 0 | 1 |
| 13 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | x | 1 | x | 1 | 0 | x | 1 | 1 | x | 1 | 0 | 0 | 1 |
| 14 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | х | 1 | 0 | x | 0 | 1 | x | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | x | 0 | x | 0 |
| 15 | 1 | 1 | 1 | 1 | 0 | х | 0 | 1 | 0 | 1 | х | 1 | x | 0 | 1 | 0 | 0 | x | 1 | 1 | 1 | 0 | x | 1 | 0 | 0 | 1 | 0 | 1 |
Лабораторная работа №2
Тема: Исследование логических элементов. Синтез комбинационных логических схем.
Цель работы: изучение логических элементов, реализующих элементарные функции алгебры логики и синтеза комбинационных логических схем.
Теоретические сведения
Теоретические сведения для данной работы приведенны в лабораторной работе №1.
ЗАДАНИЕ
1. Используя приведенные в лабораторной работе №1 теоретические сведения и компоненты Electronics WorkBench, соберите поочередно схемы для исследования логических элементов И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ.
Пример схемы для исследования элемента И приведен на рис. 1.
Рис. 1
В этой схеме переключателями А и В задаются значения двух входных сигналов логического элемента И, которые контролируются вольтметрами V1, V2. Верхнее положение переключателя соответствует логической 1 (высокий уровень напряжения: +5 В), а нижнее – логическому 0 (низкий уровень напряжения: 0 В). Выходной сигнал анализируется по показанию вольтметра V3 или состоянию светодиода. При логической 1 на выходе элемента И светодиод светится (включен), а при логической 0 – не светится (выключен). Резистор 330 Ом ограничивает ток светодиода в пределах допустимого. Задавая с помощью переключателей А и В все возможные комбинации входных сигналов, составьте таблицу истинности для каждого логического элемента. Повторите исследование элемента И-НЕ, используя
2. Повторите исследование элементов И, ИЛИ, используя схемы на диодах.
3. Для того, чтобы попрактиковаться в применении конкретных интегральных микросхем, повторите исследование элемента НЕ, используя один из 6 элементов микросхемы К155ЛН1 (зарубежный аналог SN 7404). При этом необходимо подключить положительный полюс источника питания 5 В к выводу 14, а отрицательный («земля») – к выводу 7. Повторите исследование элемента И-НЕ, используя один из четырех элементов микросхемы К155ЛА3 (зарубежный аналог SN 7400).
3. По найденной в лабораторной работе №1 минимальной ДНФ для заданной таблицей истинности неполностью определенной логической функции от четырех переменных построить три варианта логической схемы, ее реализующей:
- В базисе и, или, не с использованием двухвходовых элементов И, ИЛИ и программы Logic Converter;
- В базисе и - не с использованием двухвходовых элементов и - не и программы Logic Converter;
- В в базисе И-НЕ с использованием программы Electronics Workbench и микросхем 7400, 7410,7420, 7430, 7404.
Провести анализ первой и третьей построенной схемы (проверить правильность работы схемы) с использованием Logic Converter программы Electronics Workbench, получив по ней таблицу истинности и сравнив таблицу на соответствие таблице 1, заданной в лабораторной работе №1. Таблицы должны быть непротиворечивы (совпадать там, где определена заданная). Можно сверить и минимальные ДНФ. Вторую схему проверять нет необходимости, т.к. ее построит сама программа Logic Converter, а она вряд ли ошибется.
Примеры синтеза схем в указанных базисах для некоторой функции от трех переменных и подключения схем для их анализа представлены на рис. 17 и 18.
Рис. 17
Рис. 18
Лабораторная работа № 3.1
Тема: Исследование дешифраторов
Цель работы: Изучить схемы и работу дешифраторов, научиться составлять таблицы истинности
Теоретические сведения
Дешифраторы (декодеры)
Комбинационной схемой называется логическая схема, реализующая однозначное соответствие между значениями входных и выходных двоичных сигналов. Для реализации комбинационных схем используются логические элементы. В класс комбинационных схем входят, в частности, схемы дешифраторов, шифраторов, мультиплексоров, демультиплексоров, сумматоров.
Дешифраторы (декодеры) позволяют преобразовывать одни виды двоичных кодов в другие. Преобразование производится по правилам, описанным в таблицах истинности. Для построения дешифратора можно воспользоваться правилами построения схемы для произвольной таблицы истинности.
Рассмотрим пример построения декодера из двоичного кода в десятичный. Такой дешифратор – это комбинационная схема, входной двоичный код которой равен номеру выхода (0…9) с единственным сигналом «1». Таблица истинности такого декодера приведена на рисунке 1.
Рисунок 1. Таблица истинности десятичного декодера.
В соответствии с принципами построения логической схемы по произвольной таблице истинности получим схему декодера. Эта схема приведена на рисунке 2.
Рисунок 2. Принципиальная схема двоично-десятичного декодера.
Точно так же можно получить схему для любого другого дешифратора.
Полный дешифратор – это логическая комбинационная схема, которая имеет n информационных входов и 2n выходов. Каждой комбинации логических уровней на входах будет соответствовать активный уровень на одном из 2n выходов. Обычно n равно 2,3 или 4. На рис. 3 изображен дешифратор с n = 3, активным уровнем которого является уровень логического нуля. Это микросхема К155ИД7 (аналог 74138). На рис. 4 изображено условное обозначение микросхемы К155ИД7. На входы С, В, А можно подать следующие комбинации логических уровней: 000, 001, 010,...,111, всего 8 комбинаций. Схема имеет 8 выходов, на одном из которых формируется низкий потенциал, на остальных - высокий. Номер этого единственного выхода, на котором формируется активный (нулевой) уровень, соответствует числу N, определяемому состоянием входов С, В, А.
Рисунок 3. Принципиальная схема дешифратора 3х8 микросхемы К155ИД7 (аналог 74138).
Рисунок 4. Условное обозначение дешифратора 3х8 микросхемы К155ИД7 (аналог 74138).
Не показаны выводы 8 – земля и 16 – питание +5В. Входы 4, 5, 6 задают разрешение дешифрации.
ЗАДАНИЕ
1. Используя компоненты Electronics WorkBench, соберите схему исследования дешифратора 3х8 микросхемы К155ИД7 (аналог 74138), приведенную на рис. 5. Включите схему. Определите и запишите уровни сигналов на выходах YO...Y7 в таблицу истинности, подавая все возможные комбинации уровней логических сигналов на входы А, В, С с помощью одноименных ключей и определяя с помощью логических пробников уровни логических сигналов на выходах схемы.
Рисунок 5.
2. Исследуйте принцип работы дешифратора 3х8 в режиме 2х4. Для этого подключите вход С к общему проводу (земле), задав С=0. Изменяя уровни сигналов на входах В и А и наблюдая с помощью пробников уровни сигналов на выходах схемы Y0, Y1, Y2, Y3, заполните таблицу истинности дешифратора 2х4.
3. По аналогии с рис. 1 и рис. 2 составьте таблицу истинности, соберите и исследуйте схему дешифратора 3х8, у которого активным уровнем является уровень логической единицы, а не нуля, как у микрохемы К155ИД7.
Лабораторная работа № 3.2
Тема: Исследование шифраторов
Цель работы: Изучить схемы и работу шифраторов, научиться составлять таблицы истинности
Теоретические сведения
Шифраторы.
Шифратор (кодер) - устройство, осуществляющее преобразование десятичных чисел в двоичные. Пусть в шифраторе имеется m входов, последовательно пронумерованных десятичными числами (0, 1, 2, 3, ..., m - 1), и n выходов. Подача сигнала на один из входов приводит к появлению на выходах n- разрядного двоичного числа, соответствующего номеру возбужденного входа.
Другими словами, шифратор – это комбинационная схема, выходной двоичный код которой равен номеру входа с единственным сигналом «1».
Шифраторы широко используются в разнообразных устройствах ввода информации в цифровые системы. Такие устройства могут снабжаться клавиатурой, каждая клавиша которой связана с определенным входом шифратора. При нажатии выбранной клавиши подается сигнал на определенный вход шифратора, и на его выходе возникает двоичное число, соответствующее выгравированному на клавише символу.
На рис. 1 приведено символическое изображение шифратора, преобразующего десятичные числа 0, 1, 2, ..., 9 в двоичное представление в коде 8421. Символ CD образован из букв, входящих в английское слово CODER. Слева показано 10 входов, обозначенных десятичными цифрами 0, 1, ..., 9. Справа показаны выходы шифратора: цифрами 1, 2, 4, 8 обозначены весовые коэффициенты двоичных разрядов, соответствующих отдельным выходам.
Рис. 1
Из приведенного в табл. 1 соответствия десятичного и двоичного кодов следует, что переменная x1 на выходной шине 1 имеет уровень 1, если имеет уровень лог. 1 одна из входных переменных y1, у3, у5, у7, у9. Следовательно, на выходе x1 реализована логическая функция x1 = yl + y3 + y5 + y7 + y9. Для остальных выходов: x2 = y2 + y3 + y6 + y7; x4 = y4 + y5 + y6 + y7; x8 = y8 + y9. Схема шифратора, выполненная на элементах ИЛИ, приведена на рис. 2,а.
Схема шифратора, выполненная на элементах И-НЕ, приведена на рис. 2,в. В этом случае предусмотрена подача на входы инверсных значений, т. е. для получения на выходе двоичного представления некоторой десятичной цифры необходимо на соответствующий вход подать лог. 0, а на остальные входы - лог.1.
Табл. 1
| Десятичное ( № входа) | Двоичный код 8421 (выходы) | |||
| x8 | x4 | x2 | x1 | |
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 |
| 3 | 0 | 0 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 |
| 5 | 0 | 1 | 0 | 1 |
| 6 | 0 | 1 | 1 | 0 |
| 7 | 0 | 1 | 1 | 1 |
| 8 | 1 | 0 | 0 | 0 |
| 9 | 1 | 0 | 0 | 1 |
Рис. 2
Изложенным способом могут быть построены шифраторы, выполняющие преобразование десятичных чисел в двоичное представление с использованием любого двоичного кода.
ЗАДАНИЕ
1. Используя компоненты Electronics WorkBench, соберите схему исследования шифратора 10х4 приведенную на рис. 2,а. Включите схему. Определите и запишите уровни сигналов на выходах x1, x2, x4, x8 в таблицу истинности, подавая все возможные комбинации уровней логических сигналов на входы y0, y1, y2, … , y9 с помощью одноименных ключей (удобно ключи нумеровать только цифрами 0, 1, 2, … , 9) и определяя с помощью логических пробников уровни логических сигналов на выходах схемы (для образца смотрите схему в предыдущей работе).
2. Используя компоненты Electronics WorkBench, соберите схему исследования шифратора 10х4 с инверсными входами, приведенную на рис. 2,в. Включите схему. Определите и запишите уровни сигналов на выходах x1, x2, x4, x8 в таблицу истинности, подавая все возможные комбинации уровней логических сигналов на инверсные входы. Запишите логические выражения для выходных сигналов x1, x2, x4, x8 по аналогии со схемой на рис. 2,а.
3. Используя компоненты Electronics WorkBench, соберите схему исследования шифратора 8х3 по аналогии со схемой, приведенной на рис. 2,а. Включите схему. Определите и запишите уровни сигналов на выходах x1, x2, x4 в таблицу истинности, подавая все возможные комбинации уровней логических сигналов на входы y0, y1, y2, … , y7 с помощью одноименных ключей (удобно ключи нумеровать только цифрами 0, 1, 2, … , 7) и определяя с помощью логических пробников уровни логических сигналов на выходах схемы. Запишите логические выражения для выходных сигналов x1, x2, x4.
Лабораторная работа № 3.3
Тема: Исследование мультиплексоров и демультиплексоров
Цель работы: Изучить схемы и работу мультиплексоров и демультиплексоров, научиться составлять таблицы истинности
Теоретические сведения
Мультиплексоры и демультиплексоры
Мультиплексорами называются устройства, которые позволяют подключать один из нескольких входов к одному выходу. В простейшем случае такую коммутацию можно осуществить при помощи управляемых ключей:
Рисунок 1. Мультиплексор (коммутатор), собранный на ключах.
В цифровых схемах требуется управлять ключами при помощи логических уровней. Для этого в состав мультиплексора включают дешифратор. Он и позволяет управлять переключением входов микросхемы на выход при помощи двоичных кодов:
Рисунок 2. Принципиальная схема мультиплексора 3х1, управляемого двоичным кодом.
Мультиплексор изображается на схемах как показано на рисунке 3.
Рисунок 3. Условное обозначение мультиплексора 4х1 на схемах.
В интегральном исполнении выпускается микросхема, содержащая четыре мультиплексора 2х1 (533КП16). Схема включения для исследования американского аналога 74157 показана на рис. 4. Вход A/B (кнопка D) выбирает вход A или B для подключения к выходу Y.
Рис.4
В интегральном исполнении выпускается два мультиплексора 4х1 в одной микросхеме (155КП2). Схема включения американского аналога 74153 показана на рис. 5. На входы A и B подается двоичный адрес для выбора одного из четырех входов.
Рис. 5.
Также в интегральном исполнении выпускаются мультиплексоры 16х1 и 8х1, соответственно микросхемы 155КП1 и 155КП7. Схемы их аналогов 74150 и 74151 показаны на рис.6.
Рис. 6.
Мультиплексоры находят широкое применение в цифровой технике. Они используются для реализации связей в регистрах, счетчиках, для реализации переключательных функций.
Рассмотрим реализацию функции четырех переменных на мультиплексоре 16х1 (микросхема 74150).
Пусть функция задана числовым способом:
y = ∑(3, 4, 5, 11, 12, 13, 14).
В скобках указаны десятичные значения входных двоичных кодов, на которых значение функции равно 1.
Запишем для этой функции таблицу истинности (табл.1).
Подадим входные сигналы на адресные входы (A=x0, B=x1, C=x2, D=x3).
Таблица 1.
| № | x3 | x2 | x1 | x0 | y |
| 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 |
| 2 | 0 | 0 | 1 | 0 | 0 |
| 3 | 0 | 0 | 1 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 | 1 |
| 5 | 0 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 1 | 0 | 0 |
| 7 | 0 | 1 | 1 | 1 | 0 |
| 8 | 1 | 0 | 0 | 0 | 0 |
| 9 | 1 | 0 | 0 | 1 | 0 |
| 10 | 1 | 0 | 1 | 0 | 0 |
| 11 | 1 | 0 | 1 | 1 | 1 |
| 12 | 1 | 1 | 0 | 0 | 1 |
| 13 | 1 | 1 | 0 | 1 | 1 |
| 14 | 1 | 1 | 1 | 0 | 1 |
| 15 | 1 | 1 | 1 | 1 | 0 |
Реализация этой функции на мультиплексоре 16х1 (микросхема 74150) показана на рис.7.
Рис. 7
Необходимо учесть, что 
. Для того, чтобы получить Y, после W подключается инвертор.
Демультиплексорами называются устройства, которые позволяют подключать один выбранный вход к одному из нескольких выходов. Задача передачи сигнала с одного входа микросхемы на один из нескольких выходов называется демультиплексированием. Демультиплексор можно построить также на основе схем логического И. Для выбора конкретного выхода демультиплексора, как и в мультиплексоре, используется двоичный дешифратор. Cхема демультиплексора 1х3 приведена на следующем рисунке:
Рисунок 8. Принципиальная схема демультиплексора 1х3, управляемого двоичным кодом.
ЗАДАНИЕ
1. Используя компоненты Electronics WorkBench, поочередно соберите схемы и исследуйте работу мультиплексоров 74157, 74153 и 74150, приведенных на рисунках 4, 5 и 7. На микросхеме 74150 реализуйте также булеву функцию, заданную в 1 лабораторной работе.
2. Используя компоненты Electronics WorkBench, соберите схему и исследуйте работу демультиплексора 1х4, пользуясь схемой на рис. 8 для образца.
Лабораторная работа № 3.4
Тема: Исследование сумматоров
Цель работы: Изучить схемы и работу сумматоров, научиться составлять таблицы истинности
Теоретические сведения
Таблица истинности полного двоичного одноразрядного сумматора приведена на рисунке 1, где PI – перенос из предыдущего (младшего) разряда, A и B –суммируемые разряды, S – значение суммы данного разряда, PO – перенос в следующий (старший) разряд.
Рисунок 1. Таблица истинности полного двоичного одноразрядного сумматора.
В соответствии с принципами построения схемы по произвольной таблице истинности построим схему полного двоичного одноразрядного сумматора. Эта схема приведена на рисунке 2.
Рисунок 2. Принципиальная схема, реализующая таблицу истинности полного двоичного одноразрядного сумматора.
Полный двоичный одноразрядный сумматор условно изображается на схемах как показано на рис. 3.
Рисунок 3. Изображение полного двоичного одноразрядного сумматора на схемах.
Для того, чтобы получить многоразрядный сумматор, необходимо соединить входы и выходы переносов соответствующих двоичных разрядов. Схема соединения четырех одноразрядных сумматоров для построения четырехразрядного двоичного сумматора приведена на рисунке 4.
Рисунок 4. Схема четырехразрядного двоичного сумматора.
Естественно в этой схеме рассматриваются только принципы работы двоичных сумматоров. В реальных схемах для увеличения скорости работы применяется отдельная схема формирования переносов для каждого двоичного разряда.
Полный двоичный четырехразрядный сумматор условно изображается на схемах как показано на рисунке 5. На рисунке 6 показана соответствующая этому сумматору микросхема 4008 (аналог микросхемы K561ИМ1).
Рисунок 5. Изображение полного двоичного четырехразрядного сумматора на схемах.
Рисунок 5. Изображение микросхемы 4008 полного двоичного четырехразрядного сумматора.
ЗАДАНИЕ
1. Используя компоненты Electronics WorkBench, соберите принципиальную схему исследования полного двоичного одноразрядного сумматора, приведенного на рис. 2. Включите схему. Определите и запишите уровни сигналов на выходах S, PO в таблицу истинности, подавая все возможные комбинации уровней логических сигналов на входы PI, A, B с помощью ключей и определяя с помощью логических пробников уровни логических сигналов на выходах схемы (для образца смотрите схемы в лабораторной работе № 3.3).
2. Используя компоненты Electronics WorkBench, по аналогии с пунктом 1 соберите схему исследования полного двоичного четырехразрядного сумматора, приведенного на рис. 6 (микросхема 4008). Включите и исследуйте работу схемы.
Лабораторная работа № 4
Тема: Исследование триггеров
Цель работы: Изучить схемы и работу различных триггеров, научиться составлять таблицы переходов и строить временные диаграммы
Теоретические сведения
Триггеры - это устройства, предназначенные для хранения одного разряда двоичной информации. Триггеры имеют два устойчивых состояния: состояние "0" и состояние "1".
Триггер имеет два выхода: прямой и инверсный. Состояние триггера определяется по прямому выходу. Состояние триггера можно изменять входными сигналами.
RS-триггеры
Асинхронный RS-триггер с прямыми входами. Вход R - это вход установки триггера в состояние логического 0, вход S - это вход установки триггера в состояние логической 1.
Асинхронным называется такой триггер, который меняет свое состояние в момент подачи входного сигнала на входы S и R. Активным сигналом для этой схемы является логическая 1. Работа триггера определяется таблицей переходов:
| S | R | Q | Примеч. |
| 0 | 0 | Q | Хранен. |
| 0 | 1 | 0 | Устан. 0 |
| 1 | 0 | 1 | Устан. 1 |
| 1 | 1 | Не определено | Запрет |
Схема, условное обозначение и временные диаграммы триггера:
Асинхронный RS-триггер с инверсными входами. Активным сигналом для этой схемы является логический 0.
Работа триггера определяется таблицей переходов:
| 
| Q | Примеч. |
| 0 | 0 | Не определено | Запрет |
| 0 | 1 | 1 | Устан. 1 |
| 1 | 0 | 0 | Устан. 0 |
| 1 | 1 | Q | Хранен. |
Схема и временные диаграммы триггера:
Синхронный RS-триггер
Триггер называется синхронным, если у него помимо информационных входов S и R, существует синхронизирующий вход С. Триггер будет менять свое состояние только при логической 1 на входе С.
Активным сигналом для этой схемы является логическая 1.
Таблица переходов триггера
| С | S | R | Q | Примеч. |
| 0 | 0 или 1 | 0 или 1 | Q | Хранен. |
| 1 | 0 | 0 | Q | Хранен. |
| 1 | 0 | 1 | 0 | Устан. 0 |
| 1 | 1 | 0 | 1 | Устан. 1 |
| 1 | 1 | 1 | Не определено | Запрет |
Схема, условное обозначение, временные диаграммы: 
В рассмотренном триггере информационные входы воспринимаются все время пока на входе С логическая 1. Такая синхронизация называется статической, в отличае от рассматриваемой ниже динамической, когда триггер переключается только по переднему или заднему фронту синхроимпульса (прямой или импульсный синхровход).
Двухступенчатый синхронный RS -триггер
Такой триггер состоит из двух синхронных RS-триггеров и инвертора:
При синхросигнале С=1 происходит запись информации с информационных входов в первый триггер(ведущий), при этом входы второго триггера(ведомого) закрыты, т. к. на его синхровход подается О. И только при изменении синхросигнала с 1 в 0 происходит перепись информации из ведущего триггера в ведомый. При этом закрыты информационные входы ведущего триггера, т. к. С=0. Таким образом, двухступенчатый RS-триггер имеет динамическую снхронизацию и переключается по заднему фронту синхросигнала (инверсный синхровод), что отмечено соответствующим наклоном черты в его условном обозначении. Наличие 2-х ступеней триггеров (ведущий-ведомый) обычно обозначается двумя буквами Т.
Использование двухступенчатых триггеров позволяет строить сложные цифровые устройства с обратными связями, что часто весьма затруднительно при использовании одноступенчатых триггеров из-за неопределенности их переключений (так называемых «гонок»).
Дата добавления: 2019-11-16; просмотров: 802; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!