Асинхронный RS-триггер на элементах И-НЕ
Схема, условное обозначение и диаграмма состояний показаны на рисунке 3.2.
| S | R | Qn+1 | Режим |
| 0 | 0 | Qn | Хранение |
| 0 | 1 | 0 | Сброс |
| 1 | 0 | 1 | Установка |
| 1 | 1 | X | Запрещенное состояние |
Рисунок 3.2 - Асинхронный RS-триггер на элементах И-НЕ
Логика работы этого триггера совершенно аналогична работе триггера на элементах ИЛИ-НЕ. Отличием является то, что активным уровнем на входах является уровень лог. «0», состояние хранения S = R = «1», а запрещенное состояние S = R = «0».
RS-триггеры, выпускаемые в виде ИМС, обозначаются буквами ТР. Примерами являются ИМС 555ТР2 (четыре RS-триггера с инверсными входами) и 561ТР2 (четыре RS-триггера с тремя состояниями выхода).
Синхронный RS-триггер
Синхронный RS-триггер отличается от асинхронного тем, что изменение информации в нём может происходить только при наличии определенного синхронизи-рующего сигнала, обычно обозначаемого буквой C (clock). В отсутствие синхросигнала триггер всегда находится в состоянии хранения. Пример синхронного RS-триггера, его условное обозначение и диаграмма состояний изображены на рисунке 3.3.
| C | S | R | Qn+1 |
| 0 | X | X | Qn |
| 1 | 0 | 0 | Qn |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | X |
Рисунок 3.3 – Синхронный RS-триггер на элементах И-НЕ
Когда С=«0», выходы ЛЭ 1 и 2 находятся в состоянии «1» независимо от сигналов на входах S и R и RS-триггер на элементах 3 и 4 всегда находится в состоянии хранения информации. В случае С = «1», сигналы S и R инвертируются элементами 1 и 2 и поступают на входы элементов 3 и 4, т. е. при С = 1 триггер работает как обычный асинхронный RS-триггер на элементах И-НЕ, за исключением того, что входы S и R инвертируются.
|
|
|
Естественно, можно построить другие варианты синхронных RS-триггеров с использованием других логических элементов, например: ИЛИ-НЕ, И, ИЛИ, имеющих свои диаграммы состояний.
В случае, если разрешение дается сигналом С = «0», то на входе С ставится кружок - символ инверсии.
Задания
Постройте самостоятельно различные схемы синхронных RS -триггеров с различными комбинациями прямых и инверсных входов С и RS . Схемы минимизировать.
Статический D-триггер
Другие названия: триггер-защелка, прозрачная защелка. D-триггером называ-ется синхронный триггер, имеющий два входа: вход данных D и вход синхронизации С.
Он переключается по сигналу на входе C в состояние, в котором в данный момент находится вход D. Схема, условное обозначение и диаграмма состояний этого триггера (рисунок 3.4) похожи на схему синхронного RS-триггера, у которого входы S и R всегда инверсны и заменены одним входом D (сравнить с рисунком 3.3).
|
|
|
Рисунок 3.4 – Статический D-триггер
Эту схему можно минимизировать и получить более компактную (рисунок 3.5.).
| C | D | Qn+1 |
| 0 | X | Qn |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Рисунок 3.5 – Упрощённая схема D-триггера
В случае, когда С = «0», триггер находится в состоянии хранения. Если С = «1», то выход Q повторяет состояние входа D. При С = «1» защелка прозрачна: любое изменение входа D вызывает изменение выхода Q. При переходе сигнала на входе С из «1» в «0» триггер-защелка фиксирует («защёлкивает») последнее состояние входа D.
При С = «1» свойство запоминания информации проявляться не будет и триггер будет представлять собой просто повторитель входного сигнала D.
В некотором смысле D-триггер задерживает прохождение поступившего на D-вход сигнала, откуда и произошло название триггера (англ. delay - задержка).
Динамический D-триггер
Другое название: триггер Вебба.
Динамический триггер исключает сквозную передачу сигнала с D-входа на выход триггера во время действия синхроимпульса. Информация записывается только в момент перепада напряжения (фронта) на входе С. Схема такого триггера значительно сложнее, а условное обозначение отличается тем, что динамический вход С изображается наклонной чертой, либо стрелкой.
|
|
|
Микросхемы D-триггеров обозначаются буквами ТМ. Многие микросхемы имеют дополнительные асинхронные RS-входы. Примерами являются очень распространенные ИМС 555ТМ2 и 561ТМ2.(555ТМ2 будет исследоваться в лабораторной работе).
Задание.
Рассмотрите самостоятельно работу триггера Вебба (рисунок 3.6).
Рисунок 3.6 – Схема на ЛЭ и условное обозначение динамического D-триггера
Двухступенчатый триггер
Другое название - MS-триггер (от англ. Master - Slave: хозяин-раб). Он представля-ет собой два последовательно включенных синхронных RS-триггера. Первый из них называется ведущим или M-триггером, а второй - ведомым или S-триггером. Вариант схемы двухступенчатого триггера изображен на рисунке 3.7.
Рисунок 3.7 – Двухступенчатый триггер
Из схемы видно, что при С = «1» происходит запись информации в первый триггер, а второй находится в состоянии хранения, т. к. на его входе в результате инверсии С = «0». При С = «0» прекращается запись информации в первый триггер и происходит запись состояния первого триггера во второй.
|
|
|
Данный триггер непрозрачен по входам S и R, хотя каждая его ступень прозрачна. Один из триггеров всегда является запертым по входу С. Смена информации происходит только в момент заднего фронта синхросигнала С.
JK-триггер
Синхронный JK-триггер с динамическим управлением (по фронту синхро-сигнала С) можно построить на базе двухступенчатого триггера, как показано на рисунке 3.8а. Изображенный триггер синхронизируется задним фронтом сигнала С.
При J = K =«0» состояние триггера не изменяется - хранение.
Если J =«1», K = «0», то выход установится в состояние Qn+1 = «1»;
а) в случае, если предыдущее состояние Qn = «1», то открыт нижний элемент И и разрешена запись по входу K, однако K = «0», следовательно, состояние триггера не меняется;
б) в случае, если предыдущее состояние Qn =«0», открыт верхний элемент И и происходит запись «1» по входу S, т. к. J = «1».
Аналогично, при J = «0», K = «1» триггер установится в состояние Qn+1=«0».
В случае J = K = «1» состояние триггера изменится на противоположное Qn+1 = Qn, т. к., в любом случае, будет открыт тот из элементов И, который разрешает запись противоположного состояния.
Из диаграммы состояний (рис. 3.8б) видно, что работа JK-триггера аналогична работе RS-триггера (вход J эквивалентен входу S, а вход K - входу R) за исключением того, что в состоянии J =K=«1», которое для RS-триггера является запрещенным, состояние JK-триггера инвертируется, т. е. меняется на противоположное.
Рисунок 3.8а – Схема и обозначение JK-триггера
| C | J | K | Qn+1 |
| 0 | 0 | Qn |
| 0 | 1 | 0 | |
| 1 | 0 | 1 | |
| 1 | 1 |  n
| |
| 0 | X | X | Qn |
| 1 | X | X | Qn |
Рисунок 3.8б – диаграмма состояний JK-триггера
Микросхемы, содержащие JK-триггеры, обозначаются буквами ТВ. Часто они, так же как и D-триггеры, имеют дополнительные приоритетные входы R и S. Примерами таких ИМС являются 555ТВ9 (рисунок 3.9) и 561ТВ1.
Рисунок 3.9 – Микросхема 555ТВ9
Задания
Постройте самостоятельно из ЛЭ различные схемы JK -триггеров с прямыми и инверсными входами J и K , переключающиеся по переднему и по заднему фронту синхросигнала С.
T-триггер (счетный триггер)
T-триггер (от англ. toggle – кувыркаться) имеет один управляющий вход T. При появлении переднего (или заднего) фронта на входе T, состояние на выходе изменяется на противоположное.
Счетный триггер строится на основе JK-триггера путем объединения входов J и K. Как легко видеть из диаграммы состояний JK-триггера, в этом случае реализуются только две строки: J = K = «0» и J = K = «1».
Другой вариант построения T-триггера - на основе динамического D-триггера. Примеры построения T-триггеров показаны на рис. 3.10.
Рисунок 3.10 – Т-триггер и примеры его построения
Задания
Поясните, почему в схеме на рис. 3.10 должен использоваться обязательно динамический, а не статический D -триггер. Как будет работать схема, если использовать триггер-защелку?
Регистры
Регистром (от англ. – Register, сокращенно - RG) наз. цифровой узел, предназначенный для запоминания (хранения) двоичных чисел. Все регистры можно разделить на два основных типа: параллельные и последовательные.
Параллельный регистр
В простейшем случае параллельный регистр или регистр памяти представляет собой несколько (4 или 8) D-триггеров с общим входом синхронизации С.
На рисунке 3.11 показаны схема построения и условное обозначение ИМС 555ТМ8. Сходным образом построены ИМС 555ТМ7, 555ТМ9, 564ТМ3.
Рисунок 3.11 – Четырёхразрядный параллельный регистр 555ТМ8
За исключением приведенных, микросхемы регистров обозначаются буквами ИР. Параллельные регистры могут строиться с использованием как статических, так и динамических триггеров. Регистры, построенные на триггерах-защелках (то есть на статических триггерах), так и называются: «регистр-защелка».
Кроме входа сброса R, регистры могут иметь вход разрешения записи Е, вход управления третьим состоянием выхода CS или OE. Различные ИМС регистров могут иметь различные комбинации перечисленных управляющих входов.
В качестве примера можно привести 8-разрядный параллельный регистр 555ИР35, условное обозначение и таблица истинности для i-го разряда которого приведены на рисунке 3.12.
| R | C | Di | Q (n+1),i | Режим работы |
| 0 | Х | Х | 0 | Сброс |
| 1 | 0,1 | Х | Q (n),i | Хранение |
| 1 | 0 | 0 | Запись «0» | |
| 1 | 1 | 1 | Запись «1» |
Рисунок 3.12 – Параллельный 8-разрядный регистр 555ИР35
Очень распространенным в микропроцессорной технике является изображенный на рисунке 3.13 8-разрядный регистр-защелка с тремя состояниями выходов i8282 (отечественный аналог – 580ИР82). ИМС i8283 (580ИР83) отличается тем, что имеет инверсные выходы.
| OE | STB | Di | Q (n+1),i | Режим работы |
| 1 | Х | Х | Z | Хранение |
| 0 | 0 | Х | Q (n),i | Хранение |
| 0 | 1 | 0 | 0 | Запись «0» |
| 0 | 1 | 1 | 1 | Запись «1» |
Рисунок 3.13 – Параллельный 8-разрядный регистр 580ИР82
Существует целый ряд параллельных регистров: 555ИР15, ИР22, ИР23, ИР27 и других, описанных в [1] - [4].
Задания
Используя изученные ранее ИМС D -триггеров и ЛЭ, построить различные типы параллельных регистров с различными комбинациями входов: сброс (прямой и инверсный), CS (прямой и инверсный), с использованием статических и динамических триггеров и так далее.
Последовательный регистр
Последовательный или сдвиговый регистр ( shift register ) – это регистр, содержимое которого может сдвигаться в сторону младших или старших разрядов.
В качестве примера рассмотрим 4-разрядный сдвиговый регистр 561ИР2, структурная схема и условное обозначение которого показаны на рисунке 3.14 (ИМС 561ИР2 содержит два изображенных регистра).
Рисунок 3.14 – Сдвиговый регистр 561ИР2
Из схемы видно, что выход каждого триггера соединяется со входом D после-дующего. Входной разряд данных подается на вход D первого триггера. В момент переднего фронта сигнала С состояние входа D записывается в первый триггер, состояние первого – во второй, второго - в третий и т. д. Т. о., каждый раз с приходом фронта синхросигнала С значение регистра сдвигается на один разряд влево. При этом в младший разряд записывается значение входа D, старший разряд – теряется. Если на входе D будет логический «0», то в каждом такте происходит умножение содержимого регистра на два, за n тактов значение кода регистра умножается на 2n. Таблица истинности 564ИР2 приведена в [3].
Аналогично можно построить сдвиговый регистр для сдвига вправо. При этом за n тактов происходит деление кода на 2n.
Существуют регистры, которые могут производить сдвиг как вправо, так и влево (например, 555ИР8).
В вычислительной технике распространенной является передача информации в последовательном коде. В этом случае сдвиговый регистр может использоваться для преобразования последовательного кода в параллельный.
Задания
Построить самостоятельно 4-разрядный регистр, производящий сдвиг влево. Более сложное задание: построить регистр, который, в зависимости от управляю-щего разряда V , будет производить сдвиг вправо или влево.
Можно ли использовать рассмотренный регистр 564ИР2 для сдвига вправо?
Должны ли триггеры в сдвиговом регистре быть обязательно непрозрачными или возможно применение любых?
Универсальный регистр
В настоящее время промышленностью выпускается большое число разнообраз-ных регистров, сочетающих в себе возможности как параллельного, так и последо-вательного регистров [1], [3].
В качестве примера рассмотрим универсальный сдвиговый регистр с последо-вательно-параллельным вводом и параллельным выводом информации 555ИР11. Условное обозначение его и упрощенная таблица истинности (полная информация и структурная схема приведены в [3]) показаны на рисунке 3.15.
Режим работы регистра зависит от управляющего кода S 0, S 1. Изменение информации на выходах происходит по переднему фронту сигнала С.
При S0=S1= «0» информация в регистре не изменяется.
При S0=S1=«1» ИМС работает в режиме параллельной записи, состояния входов DR и DL - безразличны.
При S0=«0», S1=«1» регистр работает в режиме «сдвиг влево». В младший разряд записывается состояние входа DL.
При S0=«1», S1=«0» регистр работает в режиме «сдвиг вправо». В старший разряд записывается состояние входа DR.
Примерно так же работает 555ИР16.
| R | S0 | S1 | C | Режим работы |
| 0 | Х | Х | Х | Сброс |
| 1 | 0 | 0 | Х | Хранение |
 1
| 1 | 1 | Параллельная запись | |
| 1 | 0 | 1 | Сдвиг влево | |
| 1 | 1 | 0 | Сдвиг вправо |
Рисунок 3.15 – Универсальный регистр 555ИР11
Регистры часто входят в состав других устройств на ИМС. Например, на рисунке 3.16 изображена ИМС 555КП13 – четыре мультиплексора 2х1 с запоминанием. Логика работы её очевидна: по заднему фронту сигнала С выходной 4-разрядный код запоминается в регистре.
Другим примером является 555ИР30 – дешифратор 3х8 с регистром на выходе.
Регистры могут входить в состав и других ИМС: сумматоров, шинных драйверов и других устройств [1], [3].
Рисунок 3.16 – Микросхема мультиплексора с запоминанием 555КП13
Счетчики
Счётчиками называются цифровые автоматы, предназначенные для счёта импульсов. Счётчик имеет счётный вход, на который поступает последовательность импульсов, и n выходов, на которые он выдаёт код, соответствующий количеству поступивших на вход импульсов. При поступлении импульса на вход, выходной код изменяется на единицу.
В случае, если выходной код увеличивается на единицу, счётчик называется суммирующимили счётчиком прямого счёта. Если же наоборот, код уменьшается, то счётчик называется вычитающим или счетчиком обратного счёта.
Число состояний выходного кода счётчика называется модулем пересчёта k или ёмкостью счётчика. Для двоичного n-разрядного счётчика k = 2n .
Счётчик строится на основе T–триггеров (т. е. на основе динамических D–триггеров или JK-триггеров). Для установки в исходное (нулевое) состояние счётчик имеет вход сброса R.
Существует несколько типов счётчиков, которые будут рассмотрены далее.
Дата добавления: 2019-03-09; просмотров: 637; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!