Б) Одноразрядный полный сумматор

⇐ ПредыдущаяСтр 22 из 34Следующая ⇒

Для сложения двух кодов необходим одноразрядный полный сумматор, име-ющий вход переноса cr_i. Его таблица истинности и схема изображены на рисунке 2.42. Из схемы следует, что сумматор можно использовать для реализации функции «³2».

сr	A	B	CR	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Рисунок 2.42 – Таблица истинности и схема одноразрядного полного сумматора

S = A Å B Å cr

СR = AB + Acr + Bcr

Одноразрядный полный сумматорможно построить из двух полусумматоров (рисунок 2.43).

Рисунок 2.43 – Построение одноразрядного сумматора из двух полусумматоров

Существуют различные варианты схем одноразрядного сумматора [2]. Условное обозначение одноразрядного сумматора показано на рисунке 2.44. ИМС сумматоров обозначаются буквами ИМ. 555ИМ5 содержит два одноразрядных сумматора.

Рисунок 2.44 – Условное обозначение одноразрядного сумматора 555ИМ5

В) Многоразрядный сумматор

Принцип построения многоразрядного сумматора с последовательным переносом показан на рисунке 2.45. При этом выход переноса младшего разряда CR_i соединяется со входом переноса старшего разряда cr_i ₊₁.

Основным недостатком сумматора с последовательным переносом является большое время задержки.

Каждый одноразрядный сумматор характеризуется временами задержки:

1) от входов А и В до выхода S ;

2) от входов А и В до выхода переноса CR;

3) от выхода переноса CR до выхода S;

4) от выхода переноса CR до выхода переноса CR.

Наиболее существенным является время задержки «CR - CR», т. к. оно в первую очередь определяет быстродействие. Минимизация этого времени задержки является приоритетным при проектировании схем сумматоров.

Если время задержки t _зд _CR _- _CR = t, то общая задержка в n-разрядном сумматоре t_здобщ = nt. Время задержки будет максимальным при возникновении переноса во всех разрядах. Существенно и то, что время задержки зависит от значений входных кодов.

Рисунок 2.45 - Принцип построения многоразрядного сумматора

с последовательным переносом

Сумматор с параллельным переносом

В сумматоре с параллельным переносом для уменьшения времени задержки применяется принцип, при котором перенос в каждом разряде формируется независимо от переноса в младших разрядах.

При этом для вычисления переноса вводят две дополнительные функции:

1) Функция генерации переноса CRG (carry generation). Для i-го разряда обозначим её g_i. По определению g_i = 1 тогда, когда слагаемые таковы, что перенос в старший разряд CR_i = 1 независимо от значения входного переноса cr_i, т. е. перенос CR_i= 1 при A_i = B_i =1. Следовательно, g_i = A_i B_i.

2) Функция распространения переноса CRP (carry propagation) или функция прозрачности. Для i-го разряда обозначим её p_i.

Функция p_i= 1 тогда, когда слагаемые таковы, что перенос в старший разряд CR_i= 1 в случае, если cr_i = 1. Следовательно, p_i = A_i + B_i.

Используя функции CRP и CRG, можно записать формулу вычисления переноса:

CR_i = cr_i+1 = g_i + cr_i p_i = A_i B_i + cr_i (A_i + B_i)

Для функции С RP можно использовать также формулу p_i‘= A_i Å B_i. Разница между p_i‘ и p_i будет лишь при A_i= B_i =1. Однако, в этом случае g_i = 1 и, следовательно, CR_i = 1.

Для i-го разряда: S_i = A_i Å B_i Å cr_i

Для 0-го разряда: S₀ = A₀ + B₀ + cr₀

CR₀ = cr₁ = A₀ B₀ + cr₀ (A₀ + B₀)

Для 1-го разряда: S₁ = A₁ Å B₁ Å cr₁=A₁ Å B₁ Å [A₀ B₀ + cr₀ (A₀ + B₀)]

CR₁ = A₁B₁ + cr₁(A₁+ B₁) = A₁B₁+ [A₀B₀+ cr₀(A₀+ B₀)] (A₁+ B₁)

..и т. д.

Как видно из формул, CR_i вычисляется независимо от CR_i_-1.

На первый взгляд, полученные формулы не дают выигрыша во времени, т. к., с увеличением разрядности, объем вычислений для CR_i быстро возрастает. Кроме того, очевидно, что расчет S_i и CR_i сильно усложняется.

Структурная схема 3-разрядного сумматора с параллельным переносом показана на рисунке 2.46. Принципиальная схема рассмотрена в [2].

После минимизации формул, вычисляющих CR_i, оказывается, что можно получить схемы, имеющие одинаковое число каскадов, т. е. последовательно соединенных элементов (в реальных ИМС – обычно 3). Т. о., время вычисления S_i и CR_i не зависит от количества разрядов и, в ряде случаев, оказывается меньше, чем в сумматоре с последовательным переносом. Аппаратурные затраты при этом заметно выше, чем в сумматоре с последовательным переносом.

Как было сказано, в сумматоре с последовательным переносом задержка примерно пропорциональна числу разрядов, поэтому, вроде бы очевидно, что при увеличении разрядности преимущество в быстродействии параллельного сумматора будет расти. Однако, это не совсем так. Число входов ЛЭ в ИМС ТТЛШ ограничено восемью и, при большем числе входов, необходимо увеличивать и число каскадов, а следовательно, и время задержки. Эффективное число разрядов для сумматора с параллельным переносом обычно равно 4-8.

Рисунок 2.46 - Принцип построения многоразрядного сумматора

с параллельным переносом

В виде ИМС выпускается 4-разрядный сумматор 555ИМ6 (КМОП-аналог –561ИМ1). Его условное обозначение и схема увеличения разрядности показаны на рисунке 2.47. В данном случае перенос внутри микросхемы формируется параллельно, а между микросхемами – последовательно. Более подробно о различных типах сумматоров изложено в [2].

Задания

Покажите, как ИМС 555ИМ6 использовать в качестве двух одноразрядных сумматоров.

На вход схемы поступают два 5-разрядных числа в прямом коде (старший разряд – знак). Построить схему для сложения/вычитания этих чисел. Результат должен быть представлен а) в дополнительном коде; б) в прямом коде.

Рисунок 2.47 – Построение многоразрядного сумматора

Дата добавления: 2019-03-09; просмотров: 344; Мы поможем в написании вашей работы!

Поделиться с друзьями:

⇐ Предыдущая 17 18 19 20 212223 24 25 26 Следующая ⇒

Мы поможем в написании ваших работ!