Динамічні запам’ятовуючі пристрої
Та їх елементи
Динамічні ЗП з довільним доступом (DRAM) знайшли широке використання для побудови основної (оперативної) пам’яті комп’ютерів. Вони мають організацію 2DM і використовують запам’ятовуючі елементи з поєднаними входом і виходом для записування та зчитування інформації (рис. 8.2в). Такі ЗЕ зберігають один біт інформації у вигляді заряду конденсатора, створеного певними паразитними елементами МОН-структури. Зазначимо, що схема динамічного запам’ятовуючого елемента значно простіша від схеми ЗЕ на основі статичного тригера, що дозволяє розташувати на тій же площі кристалу в 4 – 5 разів більшу кількість динамічних ЗЕ, ніж елементів пам’яті на статичних тригерах. В той же час, оскільки за рахунок струмів витоку конденсатор неминуче втрачає свій заряд, зберігання інформації в динамічних ЗЕ потребує її періодичної регенерації. Розглянемо принципи побудови і функціонування елементів динамічних запам’ятовуючих пристроїв.
8.4.1. Запам’ятовуючий елемент DRAM. Мікросхеми оперативної пам’яті сучасних комп’ютерів будуються на однотранзисторних динамічних ЗЕ, які завдяки компактності дозволяють забезпечити високий ступінь інтеграції і, як наслідок, високу інформаційну ємність мікросхем DRAM. Схема динамічного ЗЕ і його інтегральна побудова показані на рис. 8.8.
Конструктивно ЗЕ являє собою МДН-структуру (рис. 8.8б), в якій функцію діелектрика виконує шар оксиду кремнію SiO2, що створюється на поверхні кристалу кремнію p-типу. В кремнії p-типу формуються дві області n-типу, збагачені електронами, які виконують функції стоку і витоку МОН-транзистора з ізольованим затвором. Затвор і електричний контакт до витоку транзистора створюються з полікремнію, що має металевий тип провідності. Шари полікремнію розташовані в SiO2. Затвор МОН-транзистора підключається до лінії адресної вибірки (ЛА) запам’ятовуючого пристрою, а електричний контакт до витоку залишається ізольованим у шарі SiO2. Саме між цим контактом і кристалом p-кремнію утворюється паразитний конденсатор СЗ, що використовується для зберігання біту інформації в динамічних ЗЕ (рис. 8.8б). На поверхні області стоку створюється металевий контакт, через який стік МОН-транзистора підключається до лінії записування-зчитування (ЛЗпЗч) запам’ятовуючого пристрою. Таким чином, інтегральній структурі, наведеній на рис. 8.8б, відповідає схема, показана на рис. 8.8а.
|
|
|
| 
|
| а | б |
| Рис. 8.8. Запам’ятовуючий елемент динамічних ЗП (DRAM): а – схема, б – інтегральна структура
| |
В цій схемі МОН-транзистор з ізольованим затвором виконує функцію ключового елемента, який підключає або відключає запам’ятовуючий конденсатор СЗ від ЛЗпЗч. Стан транзистора визначається сигналом на його затворі, що надходить з лінії адресної вибірки ЛА. Коли цей сигнал має високий рівень напруги U1, транзистор відкривається і підключає конденсатор СЗ до ЛЗпЗч. При низькому рівні напруги U0 на ЛА транзистор закритий і має дуже високий опір. Тому конденсатор СЗ ізольований від ЛЗпЗч і зберігає електричний заряд, який на ньому знаходиться.
|
|
|
Вважається, що динамічний запам’ятовуючий елемент (рис. 8.8а) зберігає логічну одиницю, коли конденсатор СЗ заряджений і зберігає логічний нуль, коли СЗ розряджений. Розглянемо процеси записування і зчитування інформації для такого запам’ятовуючого елемента з урахуванням схеми фрагмента динамічного ЗП, яка наведена на рис. 8.9.
Рис. 8.9 ілюструє схему і-тої лінії записування-зчи-тування двомірного запам’ятовуючого масиву динамічного ЗП, вибірка в якому здійснюється k-розрядною адресою. Тому до ЛЗпЗчі підключено 2k запам’ятовуючих елементів (на рис. 8.9 показано тільки два з них з адресами 0 і 2k-1).
В режимі зберігання інформації на всі лінії адресної вибірки ЛАj (0 ≤ j ≤2k-1) з виходів дешифратора двійкового коду адреси надходять сигнали низького рівня напруги U0, тому МОН-транзистори всіх запам’ятовуючих елементів в закритому стані і запам’ятовуючі конденсатори СЗ всіх ЗЕ відключені від лінії записування-зчитування ЛЗпЗчі.
|
|
|
|
| Рис. 8.9. Фрагмент схеми динамічного ЗП |
Процес записування інформації до запам’ятовуючого елемента. При записуванні біту інформації попередньо встановлюється відповідний рівень напруги на ЛЗпЗчі. Для цієї мети використовується схема, умовно показана на рис. 8.9, як два перемикача К1 і К0, що керуються сигналами Кер. В мікросхемах динамічних ЗП функцію таких перемикачів виконує цифрова схема. Якщо потрібно записати логічну одиницю, замикається ключ К1 (К0 залишається розімкнутим) і ЛЗпЗчі підключається до напруги живлення Uсс, яка створює на цій лінії високий рівень напруги U1 = Uсс. При запису логічного нуля за рахунок замикання К0 (К1 розімкнутий) на ЛЗпЗчі створюється низький рівень напруги U0 = 0 В.
Після цього відповідними керуючими сигналами CS і R/W (див. підрозділ 8.3.2) дозволяється робота дешифратора і виконання запам’ятовуючим пристроєм операції „записування”. Сигнал високого рівня напруги U1 на затворі МОН-транзистора запам’ятовуючого елемента, вибраного згідно адресі, відкриває транзистор і конденсатор СЗ підключається до ЛЗпЗчі. Відбувається зарядження СЗ до рівня напруги лінії записування-зчитування, тобто в ЗЕ, вибраний відповідно адресі, записується біт інформації.
|
|
|
Процес зчитування інформації з запам’ятовуючого елемента. Процес зчитування інформації в динамічних ЗП відбувається складніше ніж процес записування. Значну роль у цьому процесі відіграє ємність ЛЗпЗч (на рис. 8.9 позначена як СЛ), яка багаторазово перевищує ємність запам’ятовуючого конденсатора СЗ. Перед зчитуванням відбувається попереднє зарядження СЛ. Існують варіанти ЗП з попереднім зарядженням СЛ до рівня напруги живлення Ucc або до рівня його половини Ucc/2. Розглянемо останній варіант.
При зчитуванні сигнал високого рівня U1 на лінії ЛА, обраного відповідно адреси ЗЕ, відкриває МОН-транзистор і конденсатор СЗ підключається до ЛЗпЗчі. Відбувається перерозподіл заряду між СЗ і СЛ, який викликає зміну напруги на ЛЗпЗчі відносно загальної шини (землі).
Якщо ЗП зберігає логічний нуль, тобто СЗ має нульовий заряд, частка заряду з ємності СЛ перетікає на ємність СЗ і напруги на них зрівнюються. Напруга на ЛЗпЗчі знижується на величину DU, яка є сигналом для підсилювача зчитування ПЗч (рис. 8.9). Цей сигнал ПЗч перетворює в напругу низького рівня U0.
|
| Рис. 8.10. Часові діаграми сигналів при зчитуванні даних у динамічних ЗП |
Якщо ЗП зберігає логічну одиницю, тобто СЗ заряджений до рівня напруги U1 = Ucc, яка перевищує напругу Ucc/2 на ємності СЛ, то при зчитуванні частка заряду стікає з СЗ на СЛ. Це збільшує напругу на ЛЗпЗчі на величину DU. Цю величину ПЗч перетворює в напругу високого рівня U1. Часові діаграми сигналів, що діють на входах ПЗч при зчитуванні нуля і одиниці, показані на рис. 8.10.
Визначимо, наприклад, зміну напруги на ЛЗпЗч DU при зчитуванні логічного нуля. До вибірки ЗЕ ємність СЛ має електричний заряд
Q = CЛUcc/2. (8.1)
Після вибірки за рахунок паралельного підключення до СЛ запам’ятовуючого конденсатора з ємністю СЗ, ємність ЛЗпЗч дорівнює СЛ + СЗ. Оскільки запам’ятовуючий конденсатор має нульовий заряд, сумарний заряд остається незмінним і тому слушним є наступне співвідношення:
Q = (СЛ + СЗ)( Ucc/2 -DU). (8.2)
Зрівнявши праві частини (8.1) і (8.2) отримаємо рівняння
CЛUcc/2 = (СЛ + СЗ)( Ucc/2 -DU),
з якого випливає, що зміна напруги ЛЗпЗч при зчитуванні логічного нуля визначається співвідношенням:
. (8.3)
Завдяки умові СЗ << СЛ сигнал DU в динамічних ЗП є слабким. Окрім того процес зчитування руйнує інформацію, що зберігає ЗЕ, оскільки за рахунок підключення запам’ятовуючого конденсатора СЗ до ЛЗпЗч змінюється його заряд, а тому і значення біту інформації, що зберігає ЗЕ. Ці недоліки можна подолати збільшенням ємності СЗ (без збільшення площі ЗЕ), зменшенням ємності СЛ та використанням підсилювача-регенератора, який забезпечує належні рівні логічних сигналів при зчитуванні і поновлює заряд запам’ятовуючого конденсатора СЗ.
Зокрема збільшення ємності СЗ забезпечується в динамічних ЗП фірми Сіменс завдяки використанню в МДН структурі ЗЕ (рис. 8.8б) замість діелектрика SiO2 діелектрика TiO2, який має діелектричну проникність у 20 разів більшу, ніж SiO2. Це дає можливість при тій же ємності СЗ зменшити у 20 разів площу ЗП, або при тій же площі ЗП збільшити у 20 разів величину сигналу DU на ЛЗпЗч при виконанні операції зчитування.
В динамічних ЗП (DRAM) широке застосування одержав спосіб, в якому зменшення ємності СЛ лінії записування-зчитування забезпечується шляхом її „розрізання” на дві половини з увімкненням у розрив між половинами підсилювача-регенератора. Такий спосіб завдяки зменшенню вдвічі ємності ЛЗпЗч забезпечує, згідно (8.3), збільшення вдвічі величини сигналу DU. Окрім того, використання підсилювача-регенератора дозволяє не тільки перетворити сигнал DU у відповідні логічні рівні напруги при зчитуванні слова даних з DRAM, але й дозволяє поновити (регенерувати) заряд запам’ятовуючих конденсаторів СЗ. Розглянемо це більш докладніше.
8.4.2. Підсилювач-регенератор, регенерація DRAM. Підсилювачи-регенератори динамічних ЗП будуються на підставі диференціальних підсилювачів або тригерних схем. Фрагмент схеми такого ЗП, у розрив лінії записування-зчитування якого включено підсилювач-регенератор на статичному тригері, наведено на рис. 8.11.
В схемі тригера МОН-транзистори з ізольованим затвором VT1, VT2 виконують функцію стокових навантажень транзисторів VT3, VT4, які охоплені позитивним зворотним зв’язком. Станом транзисторів VT1, VT2 керує сигнал „Підготовка” на їх затворах. Початково перед виконанням операції зчитування цей сигнал має низький рівень U0 і транзистори VT1, VT2 закриті. У цьому стані підсилювач-регенератор сприймає слабкі сигнали зчитування DU, що надходять в точки А і В схеми з ЛЗпЗчі (рис. 8.11). Одна з половин ЛЗпЗч, до якої не підключено конденсатор СЗ запам’ятовуючого елемента, що обраний відповідно адресі, зберігає на ємності СЛ/2 напругу попереднього зарядження Ucc/2. Напруга на другій половині ЛЗпЗчі, до якої підключено СЗ, в залежності від того зчитується нуль або одиниця, складає Ucc/2 ± DU. Нерівність напруг в точках А і В вносить асиметрію провідностей транзисторів VT3, VT4. Для зчитування і регенерації даних сигнал „Підготовка” встановлюється в високий рівень U1. Транзистори VT1, VT2 відкриваються і створюється схема тригера, що знаходиться у близькому до симетричного нестійкому стані. Відбувається перехід до одного з двох стійких станів тригера, а саме до того, що визначається початковою асиметрією сигналів в точках А і В.
|
| Рис. 8.11. Схема увімкнення підсилювача-регенератора у розрив лінії записування-зчитування динамічного ЗП |
Нехай ЗЕ, вибраний відповідно адресі, знаходиться на половині ЛЗпЗч, яка формує сигнал в точці А схеми (рис. 8.11). Якщо зчитується логічна одиниця, напруга в точці А складає Ucc/2 + DU, а в точці В - Ucc/2. Ці напруги надходять на затвори транзисторів VT3, VT4. Оскільки напруга на затворі VT4 дещо більша за напругу на затворі VT3, транзистор VT4 трохи відкривається, а VT3 – трохи закривається. Це призводить до зменшення напруги на стоці VT4 і, відповідно, до збільшення її на стоці VT3. Завдяки зворотному зв’язку напруги зі стоків надходять на затвори транзисторів, що веде до ще більшого відкривання транзистора VT4 і закривання VT3. Розгортається регенеративний процес, внаслідок якого транзистор VT4 повністю відкривається, а VT3 – закривається. Тригер встановлюється у стійкий стан, в якому в точку А схеми через відкритий транзистор VT1 передається сигнал високого рівня напруги U1 = Ucc. Тому з лінії записування-зчитування, що підключена до точки А схеми (рис. 8.11), буде прочитана логічна одиниця. Одночасно, оскільки до цієї лінії підключений запам’ятовуючий конденсатор СЗ, відбувається його зарядження до рівня напруги U1, тобто паралельно з процесом зчитування має місце процес регенерації біта інформації, який зберігається в ЗЕ вибраному відповідно адресі.
У випадку, коли вибраний ЗЕ зберігає логічний нуль, напруга в точці А схеми складає Ucc/2 - DU, а в точці В - Ucc/2. При таких напругах регенеративний процес у тригері веде до закривання транзистора VT4 і відкривання VT3. Точка А схеми через відкритий VT3 замикається на загальну шину і на половині ЛЗпЗч, що підключена до неї, встановлюється низький рівень напруги U0. На вихід А ЛЗпЗч зчитується логічний нуль, а запам’ятовуючий конденсатор, підключений до ЛЗпЗч, заряджається до рівня напруги U0 = 0 В.
Таким чином, підсилювачі-регенератори в DRAM виконують дві функції: зі слабкого сигналу ±DU при зчитуванні формують відповідні вихідні рівні напруги логічних сигналів U0 та U1 і забезпечують поновлення (регенерацію) заряду на запам’ятовуючих конденсаторах СЗ. Тому саме процес зчитування дає можливість не втратити інформацію, що зберігає ЗП на динамічних елементах пам’яті.
Оскільки заряд конденсаторів СЗ у пристроях пам’яті типу DRAM може зберігатися тільки протягом декількох мілісекунд (звичайно 1 – 15 мс), такі пристрої потребують постійної регенерації даних. Цю функцію у складі мікросхем DRAM виконують спеціальні пристрої – контролери регенерації, які циклічно у часі здійснюють регенерацію вмісту комірок ЗП. Звичайно, використовується режим рядкової регенерації, який здійснюється шляхом виконання циклів зчитування по всіх рядках матриці запам’ятовую-чого масиву DRAM без видачі даних на вихідні буфери мікросхеми пам’яті, тобто процес регенерації повністю відбувається всередині ЗП.
Дата добавления: 2018-04-05; просмотров: 404; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!