Синтез каскадных схем дешифраторов на любое количество разрядов

Стр 1 из 2Следующая ⇒

ЛЕКЦИЯ № 7

по учебной дисциплине:

"ЦУ и МП в РЭО"

Раздел 1. Основы цифровой техники

Тема 1.2. Функциональные узлы комбинаторной логики

Занятие 1.2.4: " Каскадное соединение дешифраторов"

План лекции:

Введение.

Синтез каскадных схем из базовых дешифраторов на различное число входов. Шинная организация каскадного соединения.

Синтез каскадных схем дешифраторов на любое количество разрядов.

Заключение.

Учебная литература: 1). [1], [6], [7].

Синтез каскадных схем из базовых дешифраторов на различное число входов. Шинная организация

Каскадного соединения

Необходимость каскадного соединения нескольких дешифраторов возникает в том случае, когда разрядность одной ИС оказывается недостаточной для адресации большого количества различных устройств. Например, в нашем распоряжении схемы дешифратора на 2 входа и, соответственно, 4 выхода. А необходимо организовать возможность обращения к 16 цифровым устройствам. Очевидно, что для построения такой схемы понадобятся 4 ИС дешифратора указанной разрядности (выходная часть схемы на рисунке 7.1). Первый из них будет обеспечивать выдачу сигналов , второй – , третий – и последний, четвёртый – . Для обеспечения выбора этих 16 выходов необходимы 4 входных сигнала – , , и . Два младших из них ( и ) подаются на все дешифраторы одновременно. Два старших ( и ) подаются на пятый дешифратор управления, служащий для обеспечения выбора одного из четырёх дешифраторов выходной части схемы.

Рисунок 7.1 – Каскад дешифраторов на 16 выходов на базе

Дешифраторов на 2 входа

Принцип работы каскада тот же, что и у отдельно взятого дешифратора – он выдаёт активный сигнал только на одном выходе.Номер этого выхода соответствует двоичному коду, поданному на входные линии. Например, при подаче кода 1110₂ (на рисунке 7.1 показано красным цветом) будет работать только четвёртый дешифратор выходной очереди каскада, на разрешающие входы остальных дешифраторов подаётся логический ноль. Следовательно, на выходах схемы будут сформированы логические нули. И только на активном, четвёртом дешифраторе формируется унарный код – на выходе "2" логическая единица соответствующая коду 10₂ = 2₁₀ на входе этого дешифратора. Таким образом, на выходе каскада будет логическая единица, соответствующая коду 1110₂ = 14₁₀.

На рис.5.1 каскад построен на одинаковых дешифраторах. Но возможен синтез схем, когда выбирающий дешифратор на входе схемы будет другой разрядности. Рассмотрим каскад также на 16 выходов, но построенный на базе дешифраторов на 3 входа. В этом случае выходная очередь каскада содержит два дешифратора (рисунок 7.2), на входы которых подаются сигналы с трёх младших входных линий , и . Сигнал со старшей линии подключается к единственной входной линии управляющего дешифратора на входе схемы. Он определяет, какой из двух дешифраторов будет активен. Так, если подан тот же код 1110₂ (показан на рисунке 7.2 красным цветом), что и в предыдущем примере, то выбирается нижний, второй дешифратор. Следовательно, на выходах верхнего дешифратора (выходы каскада будут логические нули. Активный нижний дешифратор сформирует активный сигнал логической единицы только на одном выходе "6", т. е. на выходе каскада будет логическая единица, соответствующая входному коду 1110₂ = 14₁₀.

Рисунок 7.2 – Каскад дешифраторов на 16 выходов на базе

Дешифраторов на 3 входа

Рассмотрим пример с большей разрядностью. Необходимо синтезировать схему дешифратора на 7 входов на базе 4-входовых дешифраторов.

У этой схемы должно быть 2⁷ = 128 выходных сигналов. Один базовый 4-входовой дешифратор обеспечивает наличие 2⁴ = 16 выходов. Поэтому в выходном каскаде схемы должно быть 128:16=8 базовых дешифраторов (рисунок 7.3).

Рисунок 5.3 – Каскад на 7 входов на базе 4-входовых дешифраторов

Они подключаются своими входами "8", "4", "2" и "1" к младшим разрядам входной информации , , и соответственно. На рисунке 7.3 показаны только первый и восьмой дешифраторы, остальные подключаются аналогично.

Для разрешения работы каждого из этих восьми дешифраторов служит еще один дешифратор (девятый, обозначенный на схеме Упр – управляющий каскадом). Его разряды "4", "2" и "1" подключены к старшим разрядам входной информации – , , и соответственно. На вход "8" постоянно подается логический 0, то есть этот вход заземлен. Если необходима постоянная работа каскада, то управляющий дешифратор должен работать постоянно, поэтому на его разрешающий вход постоянно подается логическая 1. В данном примере половина его выходов не используется: поскольку старший информационный вход заземлен, на выходах управляющего дешифратора с номерами 8 … 15 всегда будет пассивный уровень логического 0.

Для понимания работы схемы рассмотрим случай, когда на входы подается код 120₁₀ =1111000₂. Поэтому на входы постоянно работающего управляющего дешифратора будет поступать информация , и . Следовательно, активный сигнал будет на одном его выходе – "7". Поэтому работать будет только восьмой дешифратор каскада, у которого Е = 1. На его входы "8", "4", "2" и "1" будет поступать информация со входов схемы , , и . Поэтому на его выходе "8" будет активный сигнал логической единицы, а на остальных – логический 0. На выходах всех остальных дешифраторов будут пассивные сигналы, так как у них разрешающий сигнал . Таким образом, на выходе схемы , остальные сигналы равны 0: происходит преобразование двоичного кода в унарный в каскадной схеме включения.

Ту же схему можно изобразить более наглядно с помощью шин (рисунок 7.4).

Шина – это совокупность линий, имеющих одинаковое функциональное назначение. С помощью шины можно объединить несколько линий, дав каждой из них свой номер.Номер сигнала ставится рядом с той шиной, в которую входит и из которой он выходит.

На рисунке 7.4 изображены две шины. Одна из них объединяет входные сигналы , , , , , и , а вторая – выходные сигналы управляющего дешифратора, использующиеся как разрешающие сигналы для дешифраторов 1…8 в выходной очереди каскада.

Рисунок 7.4 – Шинная организация каскадного соединения дешифраторов

Синтез каскадных схем дешифраторов на любое количество разрядов

Во всех предыдущих примерах схемы содержали по две очереди каскада – входную и выходную. В тех случаях, когда разрядность каскада большая, а количество входов базового дешифратора маленькое, количество очередей возрастает. Так, например, в схеме дешифратора на 16 выходов на базе 1-входовых дешифраторов, будет четыре очереди (рисунок 7.5).

Рисунок 5.5 – Каскад на 16 выходов на базе 1-входовых дешифраторов

Базовый дешифратор имеет 2 выхода, поэтому для построения каскада на 16 выходов необходимо соединить 8 базовых ИС, которые образуют выходную (первую очередь) каскада. Информационные входы всех дешифраторов выходной (первой) очереди каскада подключаются к младшим входным линиям соответственно разрядности базового дешифратора. Так, в схеме на рис.5.5 на дешифраторы с номерами 1.1-1.8 первой очереди приходит информация с младшей входной линии . На дешифраторы 2.1-2.4 второй очереди – следующий, второй сигнал со входа , на дешифраторы 3.1-3.2 – третий и на последний дешифратор 4.1 – последний, старший входной сигнал .

По вышеизложенному принципу можно построить каскад дешифраторов на любое количество разрядов. При синтезе схемы рекомендуется придерживаться следующей последовательности действий:

Дата добавления: 2023-02-21; просмотров: 80; Мы поможем в написании вашей работы!

Поделиться с друзьями:

12 Следующая ⇒

Мы поможем в написании ваших работ!