Задание 5: Асинхронные счетчики

САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ

КИНО И ТЕЛЕВИДЕНИЯ

Контрольная работа

по вычислительной технике

Выполнил:

студент ФАВТ – 2С

Соловьев Роман

Александрович

Шифр: 7924

вариант 4

Санкт – Петербург

2012

Задание 1:Логическиеэлементы

1.1. Основные логические функции

Функция

Лог.выражение

Таблица истинности

НЕ

x	y
1	0
0	1

2И

x	y	z
0	0	0
0	1	0
1	0	0
1	1	1

2И-НЕ

x	y	z
0	0	1
0	1	1
1	0	1
1	1	0

2ИЛИ

x	y	z
0	0	0
0	1	1
1	0	1
1	1	1

2ИЛИ-НЕ

x	y	z
0	0	1
0	1	0
1	0	0
1	1	0

2XOR

x	y	z
0	0	0
0	1	1
1	0	1
1	1	0

Как переключатель полярности сигнала можно использовать элемент ИСКЛЮЧАЮЩЕЕ ИЛИ(XOR).

1.2. Логический элемент как стробирующий

1в) На вход стробирования элемента И-НЕ подаётся разрешающая «1».

2б) На выходе элемента ИЛИ при подаче запрещающего сигнала на вход будет «1».

3) «0» разрешающего сигнала требуют элементы: ИЛИ, ИЛИ-НЕ.

4) «1» разрешающего сигнала требуют элементы: И, И-НЕ.

5) уровень разрешающего сигнала для элементов И, И-НЕ одинаков, «1». Выходные сигналы инвертированы.

6) уровень разрешающего сигнала для элементов ИЛИ, ИЛИ-НЕ одинаков, «0». Выходные сигналы инвертированы.

7г) Вход:

ИЛИ-НЕвыход:

1.3. Реализация логических функций

2ИЛИ:

A	B	z
0	0	0
0	1	1
1	0	1
1	1	1

3И-НЕ:

A	B	C	z
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Задание 2: Мультиплексор

2.1. Т.к. адрес 100₂=4₁₀, то сигнал соответственно будет проходить со входа D4.

2.2. Коммутатор 8 каналов на 1:

Сигналы:

Если на вход стробирования Gподать S1, мультиплексор не будет корректно работать ни для одного из сигналов.

2.3. Мультиплексор как обобщенная логическая схема:

2ИЛИ:

A	B	z
0	0	0
0	1	1
1	0	1
1	1	1

3И-НЕ:

A	B	C	z
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

2.4. Мультиплексор на 20 входов на основе КП2:

20₁₀=10100₂, 5 разрядов:

Задание 3: Ждущий мультивибратор

Длительность импульса на выходе t_u=13,5 мкс, Q=1,48, запускающий импульс инверсной полярности длит. 2 мкс с частотой следования 50 кГц.

Параметры микросхем серии К155:

U₁ = 3.5 В,
U_пор = 1.48 В,
I_вх = 1.5 мА.

Схема ждущего мультивибратора на логических элементах 2И-НЕ:

t_u = τ*ln(U₁/U_пор), где τ = R*C;

величина R выбирается из условия: R*I_вх<U_пор, откуда:R<U_пор/I_вх.

Подставим значения: U_пор/I_вх=1.48 В/1.5 мА=0,99 кОм, выберем из стандартных номиналов R=910 Ом;

Находим величину ёмкости конденсатора:

τ = t_u/ln(U₁/U_пор) = 13,5 мкс/ln(3.5В/1.48 В) = 15,685 мкс

С = τ/R = 15,685 мкс/910 Ом = 17,24 нФ, выберем из стандартных номиналов С=18 нФ;

Период следования управляющих импульсов: T = Q*t_u = 20 мкс.

Временные диаграммы сигналов на выходах и входах логических элементов и напряжения на конденсаторе:

Задание 4: Триггеры

Вопрос 4:

Схема статического синхронного D-триггера на логических элементах изображена справа.

На элементах DD1.1 и DD1.2 выполнена схема управления триггером, а на элементах DD1.3 и DD1.4 асинхронный RS–триггер.

Если уровень сигнала на входе C=0, состояние триггера устойчиво и не зависит от уровня сигнала на информационном входе D. При этом на входы асинхронного RS–триггера (DD1.3 и DD1.4) поступают пассивные уровни A=B=1.

При подаче на вход синхронизации уровня C=1 информация на прямом выходе Q будет повторять информацию, подаваемую на вход D.

Таблица переключений статического синхронного D-триггера:

Входы

Внутренние выходы

Выход

Q_n

Q_n+1

хранение

установка

Временные диаграммы для статического синхронного D-триггера:

Вопрос 7:

Чтобы использовать JKMSтриггер в качестве D-триггера, надо соединить Jи Kвходы через инвертор, таким образом предотвращая счетный режим. Следует также учесть свойства MS-триггера – он непрозрачен по фронту сигналаC, а выходной сигнал устанавливается по срезу С:

Схема на логических элементах показана ниже:

На элементах DD1.1 - DD1.4 выполнен входной (master) синхронныйRS-триггер, DD1.5 – инвертор синхроимпульса C, DD1.6- DD1.9 – выходной (slave)синхронныйRS-триггер с обратной связью на вход M-части.

Jи K имеют взаимоисключающие сигналы (1 и 0, либо 0 и 1), соответствующие режимам установки JKMS триггера. По фронту сигнала С устанавливается M-триггер, S-триггер всё ещё хранит предыдущее состояние, по срезу - S-триггер устанавливается и пропускает на выход сигнал Q_M.Т.о. сигналD на выходебудет задержан до среза C:

Входы

Внутренний выход

Выход

Qм

Q_n

Q_n+1

установка M xранение S

1->0

установка S

хранение M

1->0

не важно

установка S

хранение M

не важно

0->1

установка M xранение S

0->1

Временные диаграммы:

Задание 5: Асинхронные счетчики

1) Величина модуля счёта в двоичном коде: K = 24₁₀ = 11000₂. Используем ИМС К155ИЕ5.

Так как соответствующее число 5-разрядное, то для реализации счётчика понадобится 5 триггеров. Так как в получившемся числе только два разряда равны 1, то для сброса счётчика в 0 достаточно двухвходового логического элемента И.

Схема счётчика с модулем счёта 24 с использованием микросхем К155ИЕ5 и одного элемента логического умножения:

Таблица переключений:

C_n↓	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24000
Q₀	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0
Q₁	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1	0
Q₂	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0
Q₃	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	1 ® 0
Q₄	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1 ® 0
R	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1 ® 0

Элемент DD3 осуществляет сброс обоих счетчиков при сигнале 11000₂=24₁₀

Временные диаграммы:

2) Величина модуля счёта в двоично-десятичном коде:K = 24₁₀ = 0010 0100_2-10. Используем ИМС К155ИЕ2.

Так как соответствующее число 6-разрядное, то для реализации счётчика понадобится 6 триггеров. Так как в получившемся числе только два разряда равны 1, то для сброса счётчика в 0 достаточно двухвходового логического элемента И.

Схема счётчика с модулем счёта 24 с использованием микросхем К155ИЕ2и одного элемента логического умножения:

В схеме задействованы шесть триггеров: все триггеры микросхемы DD1 и два триггера микросхемы DD2. Выход триггера Q0 микросхемы DD1 соединён с её же входом C2, что приводит к тому, что на DD1 собран счётчик по модулю 10.

Полученный составной счётчик выдаёт двоично-десятичный код: младший разряд десятичного числа (единицы, от 0 до 9) кодируется на выходах Q₀, Q₁, Q₂, Q₃, а старший разряд (десятки, от 0 до 2) кодируется на выходах Q₁, Q₂.Сброс выходов счётчика выполняется элементом DD3 в момент, когда число десятков равно 2₁₀=10₂, а число единиц 4₁₀=0100₂.

Таблица переключений:

C_n↓	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24000
Q₀	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0
Q₁	0	1	1	0	0	1	1	0	0	0	0	1	1	0	0	1	1	0	0	0	0	1	1	0
Q₂	0	0	0	1	1	1	1	0	0	0	0	0	0	1	1	1	1	0	0	0	0	0	0	1 ® 0
Q₃	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0
Q₄	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0
Q₅	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1 ® 0
R	0	0	0	0	0	0	0	0	0	0	0	0	0	0	00	0	0	0	0	0	0	0	0	1 ® 0

Временные диаграммы:

Дата добавления: 2018-02-15; просмотров: 200; Мы поможем в написании вашей работы!

Поделиться с друзьями:

Мы поможем в написании ваших работ!