Интегральные микросхемы триггеров.

Цифровые логические элементы

. Цифровые логические элементы на интегральных микросхемах (ИМС) - это микроэлектронные изделия, предназначенные для преобразования и обработки дискретных сигналов. В зависимости от вида управляющих сигналов цифровые ИМС можно разделить на три группы: потенциальные, импульсные и импульсно-потенциальные.

Подавляющее большинство логических элементов относится к потенциальным, в них используются только потенциальные сигналы и совсем не используются импульсные сигналы.

В импульсных цифровых ИМС используются только импульсные сигналы и совсем не используются потенциальные. В таких ИМС управление осуществляется по перепаду потенциала во время импульса. При этом могут использоваться как положительные перепады, так и отрицательные.

. В импульсно-потенциальных ИМС могут использоваться как потенциальные, так и импульсные сигналы. При этом импульсные входы, управляемые перепадом напряжения, обозначают косой чертой, указывающей направление перепада напряжения ( / или \ ).

Все логические элементы описываются набором параметров, которые оговорены в технических условиях (ТУ). Использование параметров, не записанных в ТУ, не разрешается, так как в процессе совершенствования изделия они могут изменяться. К основным параметрам логических элементов относятся:

• набор логических функций;

• число входов по И и по ИЛИ;

• коэффициент разветвления по выходу;

• потребляемая мощность;

• динамические параметры: задержка распространения сигнала и (или) максимальная частота входного сигнала.

На рис.1 приведены примеры условных графических обозначений некоторых логических элементов.

Рис.1

Число входов по И и по ИЛИ лежит в пределах от 2 до 16. Если имеющегося числа входов недостаточно, то для их увеличения используются интегральные схемы расширителей по ИЛИ, обозначаемые ЛД. Коэффициент разветвления по выходу характеризует нагрузочную способность логического· элемента и определяется количеством входов однотипных элементов, которые можно подключить к выходу. В некоторых случаях в ТУ указывается максимальный выходной ток логического элемента.

Логический элемент может быть реализован в виде отдельной интегральной схемы. Часто интегральная схема содержит несколько логических элементов. Логические элементы используются в устройствах цифровой электроники (логических устройствах) для выполнения простого преобразования логических сигналов.

Серийные логические ИМС. В зависимости от технологии изготовления логические ИМС делятся на серии, отличающиеся набором элементов, напряжением питания, потребляемой мощностью, динамическим параметрам и др. Наибольшее применение получили серии логических ИМС, выполненные по ТТЛ (транзисторно-транзисторная логика), ЭСЛ (эмиттерно-связанная логика) и КМОП (комплементарная МОП логика) технологиям. Каждая из перечисленных технологий совершенствовалась, поэтому в каждой серии ИМС имеются подсерии, отличающиеся по параметрам.

В ИМС, выполненных по технологии ТТЛ, в качестве базового элемента используется многоэмиттерный транзистор. Упрощенная схема логического элемента И-НЕ с многозмиттерным транзистором VТ1 приведена на рис.2. Многоэмиттерный транзистор (МЭТ) отличается от обычного транзистора тем, что он имеет несколько эмиттеров, расположенных так, что прямое взаимодействие между ними исключается. Благодаря этому переходы база-эмиттеры МЭТ можно рассматривать как параллельно включенные диоды.

рис 2 Упрощенная схема логического элемента 2И-НЕ (ТТЛ)

Второй транзистор VТ2 является инвертором сигнала, выполняющим функцию НЕ. Если хотя бы на один эмиттер МЭТ подан низкий уровень, то ток базы VТ2 равен нулю и на коллекторе VП будет высокий уровень. Для того чтобы напряжение на коллекторе VТ2 имело низкий уровень, необходимо на все эмиттеры МЭТ подать высокий уровень Благодаря этому алгоритму реализуется функция И-НЕ. В более поздних сериях ИМС, выполненных по технологии ТТЛ, использовался сложный инвертор с дву полярным ключом, а для исключения насыщения МЭТ применялись диоды Шатки с малым падением напряжения в прямом направлении (ТТЛШ).

Первым разработчиком ИМС по технологии ТТЛ является фирма Texas lnstruments, которая выпустила ИМС серии SN74. Дальнейшие усовершенствования этой серии были направлены на повышение быстродействия и снижение потребляемой мощности. В табл. приведены серии отечественных микросхем и их соответствие различным сериям микросхем SN74/54.

Таблица1

Основные параметры ИМС ТТЛ различных серий приведены в табл. 12.3. По сочетанию параметров наибольшее распространение получили ИМС серии SN74LS (серия 555). ИМС этой серии работают при напряжении питания +5В±5%.

В ИМС, выполненных по технологии ЭСЛ, в качестве базового элемента используется дифференциальный усилитель. Упрощенная схема логического элемента ИЛИ-НЕ с дифференциальным усилителем приведена на рис. 3. Большое быстродействие ИМС ЭСЛ обусловлено тем, что в этих элементах транзисторы работают в ненасыщенном (линейном) режиме. На выходе элемента применяется эмиттерный повторитель, который обеспечивает быстрый заряд емкости наrрузки.

На рис.3 дифференциальный усилитель выполнен на транзисторах VT 1 ... VT З, а эмиттерный повторитель на транзисторе VT 4. Выходной сигнал можно снимать с инверсного выхода ДУ, как приведено на рис.3, что обеспечивает операцию НЕ, так и с неинверсноrо выхода (с коллектора VT З), что обеспечивает выполнение операции ИЛИ без инверсии.

Повышение быстродействия в этих элементах достигается также ограничением перепада выходного напряжения, что связано с уменьшением помехоустойчивости

рис.3. Упрощенная схема логического элемента 2ИЛИ-НЕ (ЭСЛ)

ИМС ЭСЛ. Для ограничения перепада выходного напряжения используются ис точники опорного напряжения Еоп и смещения Есм. Все входы дифференциального усилителя подключены через резисторы R ₆ к источнику питания, что позволяет неиспользуемые входы ИМС оставлять неподключенными. Первым разработчиком ИМС по технологии ЭСЛ была фирма Motorola , которая выпустила серию ИМС MCl0000 (MCl0K). В процессе усовершенствования этих ИМС была выпущена серия MCl00000 (MCl00K). Основные параметры ИМС ЭСЛ и их отечественные аналоги приведены в табл.2. Микросхемы серий 500 и 1500 имеют несколько отличающиеся напряжения питания (-5,2 В и -4,5В), однако по уровням входных и выходных логических сигналов они совместимы. Напряжение логического нуля равно -1,8 В, а напряжение логической единицы равно -0,9 В.

Таблица 2

В ИМС, выполненных по технологии КМОП, в качестве базового элемента используются ключевые схемы, построенные на комплементарных МОП-транзис торах. На рис. 12.4 приведена схема логического элемента И-НЕ, выполненного по технологии КМОП. Эта схема состоит из двух групп ключей на полевых тран зисторах Т1, ТЗ и Т2 Т4. Каждая группа управляется одним сигналом Х1 или Х_2.

При подаче сигналов Х1 = Х2 =«1»ключи на транзисторах Т1 и Т2 размыкаются,

а ключи на транзисторах Т3 и Т4 замыкаются. В результате сигнал на выходе У= Х₁ Х₂

Применение полевых транзисторов с изолированным затвором обеспечивает высокое входное сопротивление микросхем КМОП. Благодаря малой входной емкости и высокому сопротивлению микросхемы КМОП чувствительны к статическому электричеству. Пробой изоляции под затвором происходит при напряжении около 30 В

Защита входов ИМС КМОП осуществляется с помощью встроенных диодов или стабилитронов, подключенных к линиям питания ИМС.

Достоинствами ИМС КМОП являются малая потребляемая мощность и высокая помехозащищенность в сочетании с высоким быстродействием и нагрузочной способностью. Питание таких ИМС производится от источника напряжения

+5 ... +15В.

. По сравнению с ИМС ТТЛ микросхемы КМОП имеют следующие достоинства:

• малая потребляемая мощность в диапазоне частот до 2 МГц (мощность в статическом режиме пе превышает 1 мкВт);

• большой диапазоне напряжений питания (от 3 до 15 В);

• очень высокое входное сопротивление (больше 1 МОм);

• большая нагрузочная способность (коэффициент разветвления больше 50).

К недостаткам ИМС КМОП относятся:

• большие времена задержки (до 100нс);

• повышенное выходное сопротивление (до 1 кОм);

• значительный разброс всех параметров.

Уровни выходных сигналов зависят от напряжения питания. Уровень логической «1» равен примерно О, 8Епит, а уровень логического «О» - от 0,3 до 2,5 В. Совершенствование технологии ИМС КМОП привело в настоящее время к тому, что характеристики наиболее быстродействующих ИМС КМОП серии 54НС практически сравнялись с характеристиками ИМС ТТЛ серии SN74LS.

Триггеры

Триггер – простейшее последовательное устройство, которое может находиться в одном из двух возможных состояний и переходить из одного состояния в другое под воздействием входных сигналов. В отличие от комбинационных логических схем, триггеры - это логические уст ройства с памятью. Их выходные сигналы в общем случае зависят не только от сигналов, приложенных к входам в данный момент времени, но и от сигналов, воздействовавших на пих ранее. В зависимости от свойств, числа и назначения входов триггеры можно разделить па несколько видов.

Триггер Т (рис.4) можно представить в общем случае как устройство, состоящее из ячейки памяти ЯП и логического устройства ЛУ управления, преобразующего входную информацию в комбинацию сигналов, под воздействием которых ЯП принимает одно из двух устойчивых состояний.

Информационные сигналы поступают на входы А и В ЛУ и преобразуются в сигналы, поступающие на внутренние входы S' и R ' ЯП. Процесс преобразования информационных сигналов осуществляется при воздействии сигналов, подаваемых на вход Т предустановки и вход С синхронизации. Вход Т обычно используется для разрешения приема информации а исполнительный вход С обеспечивает тактируемый приём информации. В про стейшем триггере ЛУ может отсутствовать, а информационные сигналы подаются непосредственно на входы S и R ЯП. При наличии входа С триггер называют синхронным, а при его отсутствии асинхронным.

Изменение состояния асинхронного триггера происходит сразу же после соответствующего изменения потенциалов на его информационных входах А и В. В синхронном триггере изменение состояния может произойти только в момент присутствия соответствующего сигнала на входе С. Синхронизация может осуществляться импульсом (потенциалом) или фронтом (перепадом потенциала). В первом случае сигналы на информационных входах оказывают влияние на состояние триггера только при разрешающем потенциале на входе С. Во втором случае воздействие информационных сигналов проявляется только в момент изменения потенциала па входе С, т. е. при переходе его от 1 к О или от О к 1 . Универсальные триггеры могут работать как в синхронном, так и в асинхронном режимах.

Рис.4

Триггер является базовым элементом последовательностных логических устройств. Триггеры нашли широкое распространение в вычислительной технике и составляют от 20 до 40% всего оборудования.

Основные типы триггеров в интегральном исполнении получили следующие названия: SR-триггер. ]К-триггер, D-триггер, Т-триггер.

SR -триггеримеет два информационных входа S и R . Подача па вход S сигнала 1, а на вход R сигнала О устанавливает на выходе Q триггера сигнал 1. Наоборот, при сигналах S=O и R = 1 сигнал на выходе триггера Q = O . Функционирование SR-триггера определяется уравнениями:

Для SR-триггера комбинация S=1 и R = 1 является запрещенной. После такой комбинации информационных сигналов состояние триггера будет неопределенным: на его выходе Q может быть О или 1.\ Существуют разновидности SR-триггеров, называемые Е-, R - и S-триггерами, для которых сочетание S = R = 1 не является запрещенным. Е-триггер при S = R = 1 не изменяет своего состояния ( Q ,, = Qп- ₁) . S-триггер при S= R =1 устанавливается в состояние Q = 1, а R-триггер в этом случае устанавливается в состояние Q = O .

RS- триггер

В качестве поясняющего символа для условного обозначения триггера применяют букву «Т», которую помещают в верхней части основного поля графического обозначения. Входы триггера разделяют на информационные и управляющие (вспомогательные). Это разделение в значительной степени условно. Информационные входы используются для управления состоянием триггера. Управляющие входы обычно используются для предварительной установки триггера в некоторое состояние и для синхронизации. Входы триггера имеют различные обозначения, связанные с выполняемыми ими функциями:

S — вход для установки в состояние «1»; S (от англ. set); R — вход для установки в состояние «О»; R (от англ. reset); J— вход для установки в состояние «1» в универсальном триггере; К — вход для установки в состояние «О» в универсальном триггере; Т— счетный (общий) вход; D — вход для установки в состояние «1» или в состояние «О»;

V — дополнительный управляющий вход для разрешения приема информации(иногда используют букву E вместо V). Выходы триггера обозначают буквами Q и Q , тогда если Q соответствует «1», то Q - нулю и наоборот. Триггеры классифицируют по следующим признакам: способу приема информации; принципу построения; функциональным возможностям. По способу приема информации различают асинхронные и синхронные триггеры.

Асинхронный триггер изменяет свое состояние непосредственно в момент появления соответствующего информационного сигнала (рис.). Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают терминами «строб», «такт»

Синхронный RS-триггер

Синхронные триггеры в свою очередь подразделяют на триггеры со статическим (статические) и динамическим (динамические) управлением по входу синхронизации С. Статические триггеры воспринимают информационные сигналы при подаче на вход С логической единицы (прямой вход) или логического нуля (инверсный вход). Динамические триггеры воспринимают информационные сигналы при изменении (перепаде) сигнала на входе С от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход). Статические триггеры в свою очередь подразделяют на одноступенчатые (однотактные) и двухступенчатые (двухтактные). В одноступенчатом триггере имеется одна ступень запоминания информации, а в двухступенчатом — две такие ступени. Вначале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе. Двухступенчатый триггер обозначают ТТ. По функциональным возможностям триггеры разделяют на следующие классы: с раздельной установкой состояния 0 и 1 (RS - триггеры); универсальные (JK - триггеры); с приемом информации по одному входу D (D-триггеры, или триггеры задержки); со счетным входом Т (T - триггеры). Асинхронный RS триггер может быть реализован на двух элементах «ИЛИ-НЕ» или «И-НЕ» (рис.)

RS -Триггеры на логических элементах

Одновременная подача сигналов на оба входа триггера на элементах «ИЛИ-НЕ» запрещена, так как после нее триггер оказывается в состоянии (1 или 0), предсказать которое заранее невозможно. В асинхронном RS-триггере на элементах «И-НЕ» переключение производится логическим «0», подаваемым на вход R или S. Запрещенная комбинация соответствует логическим «0» на обоих входах. Синхронный RS-триггер, обозначаемый также буквами RST, имеет дополнительный С-вход (от англ. clock — часы), на который подают импульсы синхронизации. Синхронный триггер получают при подключении к входу асинхронного RS-триггера двух дополнительных элементов «И».

Синхронный RS – триггеры на логических элементах

Если на входе С — логический «0», то и на выходе верхнего входного элемента «ИНЕ», и на выходе нижнего будет логическая «1». А это обеспечивает хранение информации. Таким образом, если на входе С — логический «0», то воздействие на входы R, S не приводит к изменению состояния триггера. Если же на вход синхронизации С подана логическая единица, то схема реагирует на входные сигналы точно так же, как и рассмотренная ранее. Синхронный RS триггер может изменять свое состояние в любой момент на интервале действия сигнала С=1. Такой триггер называют триггером со статическим входом синхронизации. Наибольшее практическое распространение получили триггеры с динамическим (импульсным) входом синхронизации. Суть построения такого триггера заключается в обеспечении его переключения лишь на интервале изменения сигнала входа С, т. е. либо по фронту, либо по срезу импульса синхронизации.

]К-триггер имеет также два информационных входа J и К. Подобно SR-триггеру, в ]К-триггере J и К - это входы установки выхода Q триггера в состояние 1 или О. Однако, в отличие от SR-триггера, в ]К-триггере наличие J = К=1 приводит к переходу выхода Q триггера в противоположное состояние. ]К-триггеры синхронизируются только перепадом потенциала на входе С. Условие функционирования ]К-триггера имеет вид:

]К-триггер выполняется по двухступенчатой структуре, состоящей из двух синхронных SR-триггеров и двух логических схем И-НЕ (рис.5). Для этой схемы Sl = JQ и Rl = KQ . Если 1=1 и К=О, то при Q = O получим Sl=l, и после окончания первого тактового импульса на входе С триггер установится в состояние Q = 1.

рис 5

D -триггер, или триггер задержки, при поступлении синхросигнала на вход С, устанавливается в состоянии, соответствующему потенциалу на входе D. Уравнение функционирования D-триггера имеет вид:

Это уравнение показывает, что выходной сигнал Qn изменяется не сразу после изменения входного сигнала D. а только с приходом синхросигнала, т. е. с задержкой на один период импульсов синхронизации (Delay - задержка). Синхронизация D-триггера может осуществляться импульсом или фронтом.

Т-триггер, или счетный триггер, изменяет состояние выхода по фронту импульса на входе С. Кроме синхровхода С Т-триггер может иметь подготовительный вход Т. Сигнал на этом входе разрешает (при Т=1) или запрещает (при Т= О) срабатывание триггера от фронтов импульсов на входе С. Функционирование Т-триггера определяется уравнением: Q п=( QT + Q Т) n - l · Из этого уравнения следует, что при Т= 1 соответствующий фронт сигнала на входе С переводит триггер в противоположное состояние. Частота изменения потенuиала на выходе Т-триггера в два раза меньше частоты импульсов па входе С. Это свойство Т-триггера позволяет строить на их основе двоичные счетчики. Поэтому эти триггеры и называют счетными. Счетный триггер без входа Т ведет себя так же, как и Т-триггер при Т= 1.

Интегральные микросхемы триггеров.

Промышленность выпускает большое количество интегральных микросхем триггеров, построенных на диодно-транзисторной логике (ДТЛ), транзисторно-транзисторной логике (ТТЛ), эмиттерносвязанной логике (ЭСЛ), комплементарных полевых транзисторах (КМОП).

В табл.3 приведены основные типы триггеров различных серий интегральных микросхем. Условное обозначение· интегральных микросхем триггеров состоит из обозначения серии (трех или четырех цифр), функционального назначения (двух букв) и порядкового номера разработки (от одной до трех цифр)

Таблица 3

Основные параметры интегральных микросхем триггеров можно разделить на две группы: статические и динамические.

Дата добавления: 2020-11-29; просмотров: 236; Мы поможем в написании вашей работы!

Поделиться с друзьями:

Мы поможем в написании ваших работ!