П.3.4. Разработка принципиальной схемы декодирования абонентского устройства.
Для разработки принципиальной схемы рассмотрим каждую микросхему в отдельности . Принципиальная схема изображена в приложении 1
| VP 2614 | |
| Выводы | Значения |
| LD | линия выходных данных |
| LEN | сигнал разрешения ввода данных ( при низком уровне) |
| LCLK | строб шины входа |
| LRED | запрет захвата данных ( при низком уровне) |
| DBUS 7:0 | шина управления и данных |
| DMODE 3:0 | выходной идентификатор данных |
| PM 2:0 | идентификаторы для добавления информации для DBUS 7:0 ( не используются для VP 2615) |
| DCLK | последовательный О/Р строб для шины DBUS 7:0 тактируемый SCLK |
| SCLK | системная тактовая частота. Должна быть 27 МГц для 30 Гц фреймов |
| HD7:0 | Двунаправленная шина данных |
| HA3:0 | шина адреса системного контроля |
| WR | запись строба системного контроллера ( активный низкий уровень) |
| RD | чтение строба из системного контроллера ( активный низкий уровень) |
| CEN | выбор микросхемы из системного контроллера ( активный низкий уровень) |
| ERR | выходная индикация фреймов и декодирования ошибок ( активный низкий уровень) |
| EVT | индикация возможности установки данных нового кадра( активный низкий уровень) |
| B7:0 | шина передачи данных к принимающему буферу |
| А14:0 | адресная шина к принимающему буферу |
| WS | запись строба для принимающего буфера ( активный низкий уровень) |
| BCS | Выбор принимающего буфера ( активный низкий уровень) |
| BEN | разрешение выдачи на буфер ( активный низкий уровень) |
| ТСК | тестовая тактовый сигнал JTAG |
| ТМC | выбор режима JTAC |
| TDI | I/P данные JTAC |
| TDO | О/Р данные JTAC |
| TRCT | сброс JTAC |
| ТОЕ | перевод всех в импедансное состояние ( активный низкий уровень) |
| RES | сброс питания ( активный низкий уровень) |
| VP2615 | |
| DIN 7:0 | этот порт используется для ввода квантованных значений данных и управляющей информации, его функции определяют DMODE 3:0, данные тактируются фронтом DCLK |
| DMODE3:0 | управляющий вход для DIN 7:0, данные тактируются фронтом DCLK |
| DCLK | сигнал используется для стробирования данных на входах DIN и DMODE. Может запрещаться подачей WAIT STATE на DMODЕ, может получаться делением SYSCLK |
| YUV7:0 | входная шина данных пикселей в формате YUV – блока с частотой равной |
| четвери SYSLCK | |
| VPIX | синхронизирующие выходные импульсы с периодом более чем удвоенный частотой SYSCLK, который позволяет работать с данными пикселей через YUV порт |
| MBOUT | синхронизирующий выход с периодом больше чем макроблок и переходящей на высокий уровень по последнему пикселю макроблока. В конце макроблока MBOUT переходит в низкий уровень до следующего макроблока. |
| FRMOUT | синхронизирующий выход, принимающий высокое значение при новом фрейме и сигнализирующий о новой фрейме для YUV порта. Он имеет высокое значение до последнего выходного пикселя. FRMOUT переходит в низкий уровень до начала нового фрейма |
| FS 15:0 | шина данных для записи и чтения внешнего DRAM фрейма |
| ADR7:0 | адресная шина , управляющая внешним DRAM фреймом |
| RAS | вектор адресного строба, управляющая внешним DRAM фреймом |
| Cas | управление стробом адресов строк внешним DRAM фреймом |
| RW1 | управление записью / чтения внешнего DRAM1 |
| RW2 | управление записью / чтения внешнего DRAM2 |
| ОЕ1 | разрешение вывода внешнего DRAM 1 или ADR8, если используется DRAM 256 K |
| ОЕ2 | разрешение вывода для внешнего DRAM 2 или ADR8, если используется DRAM 256 K |
| CBUS7:0 | двунаправленная шина данных, используемая микропроцессором. Данные |
| CSTR | входной строб данных и выхода порта CBUS |
| CEN | при низком состоянии этого вывоза порт CBUS может использоваться для ввода вывода данных |
| CADR | при высоком уровне сигнал на CBUS определяется как данные, при низком, как инструкции |
| SYSCLK | системная тактовая частота, максимум 27 МГц, может варьироваться от 35 % до 65% на каждый период. Все внешние тактовые частоты получаются делением этой частоты. |
| RESET | активный низкий уровень. При использовании в течение операции все данные фреймом будут потеряны. |
| ТСК - | тестовая частота для JTAG |
| ТМS | выбор режима JTAC |
| TDI | I/P данные JTAC |
| TDO | О/Р данные JTAC |
| TRST | вывод сброса JTAC |
| VP510 | |
| R7:0 | беззнаковые данные красного, диапазон может изменяться при помощи таблицы ОЗУ |
| G7:0 | беззнаковые данные красного, диапазон может изменяться при помощи таблицы ОЗУ |
| B7;0 | беззнаковые данные красного, диапазон может изменяться при помощи таблицы ОЗУ |
| Y7:0 | беззнаковые входные или выходные данные яркости, диапазон определяется пользователем. |
| С7:0 – | двухкомпонентные или знаковые бинарные данные , мультиплексированые монохромно, диапазон определяется пользователем |
| D7:0 | шина данных хоста, используемая для чтения записями |
| А4:0 | шина адреса хоста, коэффициенты матрицы и управляемые регистры |
| CLK | внешнее тактовая частота, все входы и выходы тактируются фронтом |
| HREF | горизонтальная или композитная частота, используемая как индикатор начала линии и вырезаемая КИХ фильтрами |
| HDLY | задержка входного HREF на 39 периодов для коррекции сигнала с выхода фильтра |
| FI | флаг входа определяется пользователем, не управляется изнутри |
| FO | задержка FI на 39 периодов для коррекции выходного сигнала фильтра |
| CRI | вход, показывающий допустимость яркостных и цветоразностных данных |
| CRO | выход , который показывает появление яркостных и цветоразностных данных на выходных выводов |
| OEN | разрешает третье состояние шины при низких уровнях |
| CS | выбор схемы с хоста системы ( активно низкий) |
| RD | запрос на хост на чтение матричный коэффициентов и счетчика ОЗУ ( активный низкий) |
| WR – запрос с хоста на запись устройства ( активный низкий) | |
| RES | асинхронный сброс, используемый для инициализации устройства |
| VP520S | |
| Y7:0 | входная – выходная шина яркостей |
| C7:0 | входная – выходная шина цветоразностей |
| М7:0 | входная – выходная шина макроблоков |
| D15:0 | 16 битная шина данных для DRAM фреймов |
| A7:0 | мултиплексированная адресная шина для DRAM |
| А8:0 | сигнальный бит адреса более значимый бит адреса или второй Cas |
| RAS | строчный строб для DRAM |
| CAS | вертикальный строб для DRAM |
| R/W | сигнал чтения /записи для DRAM |
| HREF | частота синхронизации горизонтальная |
| VREF | частота синхронизации вертикальная |
| CREF | вход или выход CREF |
| FREF | входной или выходной индикатор поля |
| HBLNK | выход горизонтального блинка |
| CSYNC | композитный выход синхронизации |
| CLMP | определяет уровень черного каждый период для АЗП |
| VRST | идентификатор начала фрейма |
| FRST | индикатор поля |
| REQYUV | прием макроблоков из декодера |
| NCLK | строб ввода/вывода макроблока |
| FSIG | сигнал начала готовности фрема |
| CSLK | системная тактовая частота для систем Pal/NTSC 27 МГц |
| HD7:0 | шина данных хоста |
| HA3:0 | шина адреса контроллера хоста |
| RD | стро чтения с хоста, активный низкий уровень) |
| WR | строб записи нахост активный низкий уровень |
| CER | разрешение о стробирования ( акт |
| RST | сброс питания |
| TDI | I/P данные JTAG |
| TDO | O/P данные JTAG |
| ТМS | выбор режима JTAC |
| TDI | I/P данные JTAC |
| TDO | О/Р данные JTAC |
| TRST | вывод сброса JTAC |
|
|
|
|
|
|
|
|
|
|
|
|
Предельно допустимые значения
| VP 2615 | VP 2614 | VP 520 | |
| Напряжение питания VDD | -0,5 V до 7,0 V | -0,5 V до 7,0 V | -0,5 V до 7,0 V |
| Входное напряжение V in | -0,5 V до VDD + 0.5 V | -0,5 V до VDD + 0.5 V | -0,5 V до VDD + 0.5 V |
| Выходное напряжение V out | -0,5 V до VDD + 0.5 V | -0,5 V до VDD + 0.5 V | -0,5 V до VDD + 0.5 V |
| Предельный прямой ток Ik | 18 mA ( см. замечание 2. ) | 18 mA ( см. замечание 2. ) | 18 mA ( см. замечание 2. ) |
| Статистическое напряжение разряда | 500 V | 500 V | 500 V |
| Температура хранения Ts | -55 0 C до 150 0 С | -65 0 C до 150 0 С | -65 0 C до 150 0 С |
| Диапазон рабочих температур T AMB | 00 C до 70 0 С | 00 C до 70 0 С | 00 C до 70 0 С |
| Температура кристалла | 125 0 С | 100 0 С | 150 0 С |
| Мощность рассеивания корпуса | 1000 mW | 1000 mW | 5000 mW |
Замечания.
1. Превышение перечисленных значений может привести к неустранимому нарушению работоспособности.
2. Максимальные значения в течение первой секунды для одного тестируемого вывода.
3. Превышение абсолютного значения уровня в течение длительного периода может понизить надежность устройства.
4. Измерения проводятся для вытекающего тока.
Статические электрические характеристики.
| Характеристики | Значение | Ед. измерения | Номер микросхемы | ||
| min | max | ||||
| Выходное максимальное напряжение | 2.4 | - | V | VP 2615 | |
| 2.4 | - | VP 2614 | |||
| 2,4 | - | VP 520 | |||
| Выходное минимальное напряжение | - | 0,4 | V | VP 2615 | |
| - | 0.4 | VP 2614 | |||
| - | 0,4 | VP 520 | |||
| Входное максимальное напряжение | 2,0 | - | V | VP 2615 | |
| 2.0 | - | VP 2614 | |||
| 2,0 | - | VP 520 | |||
| Входное минимальное напряжение | - | 0,8 | V | VP 2615 | |
| - | 0.8 | VP 2614 | |||
| - | 0,8 | VP 520 | |||
| Ток утечки входа | -10 | +10 | m A | VP 2615 | |
| -10 | +10 | VP 2614 | |||
| -10 | +10 | VP 520 | |||
| Емкость входа | 10 | rF | VP 2615 | ||
| 10 | VP 2614 | ||||
| 10 | VP 520 | ||||
| Ток утечки выхода | -50 | +50 | m A
 Мы поможем в написании ваших работ! | ||