Статические ОЗУ на МОП-транзисторах



 

Рассмотрим элемент памяти, выполненный по технологии КМОП (рисунок 4.8).

 

 

 

Транзисторы VT2, VT3 и VT4, VT5 - инверторы, образующие триггер. Транзисторы VT1 и VT6 - ключи.

Если сигнал от дешифратора адреса DCA = «0», то ключи закрыты и триггер находится в состоянии хранения. Если DCA = «1», то происходит запись или чтение.

Наиболее распространённой серией из отечественных, выполненных на элементах КМОП является серия 537, включающая в себе целый ряд микросхем ОЗУ:  537РУ1...РУ19. Эти микросхемы имеют Uпит = + 5 В и их логические уровни совместимы с ТТЛ-сериями. В качестве примера рассмотрим ОЗУ 537РУ9 (2Кх8, рисунок 4.9).

Как и для всех серий КМОП, для 537 серии характерно малое потребление, причём при хранении информации без обращения Iпотр снижается до 2мА. Кроме того, многие ОЗУ допускают хранение информации при пониженном до 2-3 В напряжении питания, что позволяет использовать встроенные аккумуляторы.

Элементы памяти КМОП позволяют увеличить степень интеграции, т. е. ёмкость ОЗУ. В настоящее время ОЗУ на элементах КМОП является наиболее распространёнными.

Большинство микросхем серии 537 является синхронными или тактируемыми (в отличие от микросхем на биполярных транзисторах, являющихся асинхронными). На входе ША стоит параллельный регистр, запись в который производится по заднему фронту сигнала CS, следовательно, любое обращение к ОЗУ требует подачи импульса на вход CS для запоминания                         нового адреса.

 

Таблица истинности для 537РУ9

CS ОЕ WE Адрес Данные Режим
1 X X X Z Хранение
0 X 0 А DI Запись
0 1 1 А Z Хранение
0 п 1 А Чтение

 

 

Назначение управляющих сигналов:

С S = «1» – хранение, независимо от остальных входов. 

CS = «0»: при WE = «0» – запись, если WE = «1» – чтение; (WE – Write Enable – «разрешение записи»).

OE (Output Enable – «разрешение выхода»). При ОЕ = «1» шина данных в третьем состоянии.

Временная диаграмма работы микросхемы 537РУ9 в режиме записи показана на рисунке 4.10

 

 

Статическое ОЗУ на элементах памяти КМОП характеризуется меньшим быстродействием, например для 537РУ9 tcyw = 350 нc. Однако многие современные микросхемы при большой ёмкости имеют время цикла в пределах десятков наносекунд.

Менее распространены статические ОЗУ на элементах пМОП (серия 132). Они имеют более высокие быстродействие и потребление. Среди них есть как синхронные, так и асинхронные.

Динамическое ОЗУ

 

Элементом памяти динамического ОЗУ (DRAM) является конденсатор. Будучи изолированным от шин, конденсатор способен сохранять уровень напряжения. В качестве конденсатора используются собственные ёмкости МОП-транзисторов. Т. к. один конден-сатор занимает меньшую площадь на кристалле, чем триггер, то в среднем микросхемы DRAM имеют значительно большую ёмкость, чем микросхемы SRAM. Информационная ёмкость современных ИМС DRAM достигает единиц мегабит. В современных компьютерах именно DRAM используется для построения оперативной памяти.

Достоинства DRAM требуют определённой «платы» и имеют проблемы, отличающиеся от SRAM.

Прежде всего, любой конденсатор не может быть идеально изолирован и имеет токи утечки. Вследствие утечки, напряжение на конденсаторе падает, и он разряжается по экспоненциальному закону, значение уровня в ЭП изменяется. Поэтому микросхемы DRAM требуют периодического восстановления информации, называемого регенерацией (refresh). При регенерации содержимое ЭП поочерёдно считывается в триггер, называемый «усилитель-регенератор», где восстанавливается его значение до «нормального» уровня, а затем вновь записывается в ЭП.

Каждая строка матрицы накопителя имеет свой усилитель-регенератор. При обращении к любому ЭП какой-либо строки автоматически происходит регенерация всех элементов данной строки. Период регенерации tref, т. е. период, в течение которого конденсатор еще сохраняет «верное» значение, составляет несколько наносекунд, но в современных микросхемах DRAM достигает десятков нс.

Т.о., DRAM не позволяют хранить информацию длительное время без обращения или регенерации. В принципе, при достаточно частом обращении к каждой строке накопителя, никакой регенерации не требуется, однако в большинстве случаев нельзя предсказать, как часто будет происходить обращение к ОЗУ. Поэтому, кроме режимов записи и считывания, в динамическом ОЗУ существует и режим регенерации.

Из сказанного выше ясно, что микросхемы динамических ОЗУ имеют значительно более сложные схемы управления и синхронизации. Однако это окупается увеличением информационной ёмкости.

Рассмотрим более подробно особенности микросхем DRAM. Почти все ИМС DRAM имеют одинаковые схемы управления. Среди отечественных, наиболее расстроенной серией является серия 565, содержащая целый ряд микросхем DRAM. ИМС серии 565 являются одноразрядными, среди зарубежных ИМС существует ряд 4-разрядных и 8-разрядных. ИМС серии 565 имеют Uпит= +5 В, логические уровни напряжения – как у ТТЛ.

Одной из особенностей микросхем DRAM является использование мультиплексированной ША. Для уменьшения числа контактов адрес подаётся на ОЗУ по частям: сначала адрес строки затем, на те же контакты, адрес столбца. Каждый адрес записывается в свой регистр.

Адреса строк записываются в регистры RG по заднему фронту сигнала RAS (Row Address Select – «выбор адреса строки»). Адреса столбцов записывается в свой RG по заднему фронту сигнала С AS (Column Address Select – «выбор адреса столбца») – см. рисунок 4.11.

Пример микросхемы динамического ОЗУ 565РУ5 показан на рисунке 4.12.

Регенерация. B компьютерах для оптимального использования памяти и шин используются различные способы и алгоритмы регенерации. Простейшим является так называемый режим ROR (RAS only, т. е. регенерация только импульсами RAS). При регенерации подаются только адреса строк, т. е. младшие адреса подаются синхронно с импульсом RAS (рисунок 4.13). При этом CAS = «1».

 

Считается, что в среднем регенерация занимает примерно около 3% времени работы ОЗУ.

На рисунке 4.14 показаны варианты временных диаграмм работы DRAM в режимах записи и чтения.

 

           

 

По заднему фронту импульса RAS запоминается младшая часть адреса A0 - А7, по заднему фронту CAS – старшая часть A8 - А15. Во время импульса записи адрес и данные должны быть установлены на шинах.

Адрес при чтении записывается аналогично. После того, как на вход записи подана «1», с задержкой на шине данных DO появляются выходные данные.

 

Существуют микросхемы DRAM со встроенным внутренним устройством регенерации. Для пользователя они ничем не отличаются от обычного статического ОЗУ.

 

 

Сверхоперативная память

 

Сверхоперативная память имеет ряд других названий, являющихся синонимами:

- сверхоперативное ОЗУ (СОЗУ);

- регистры общего назначения (РОН);

- регистровый файл;

- двухадресное ОЗУ (реже встречается).

СОЗУ позволяет записывать, и считывать данные одновременно от двух разных устройств. Фактически – это два ОЗУ со своими схемами управления, у которых общей является лишь матрица накопителя (рисунок 4.15).

                          

                               

                                                                       

                                                        

                                                             

                                   Рисунок 4 15 - СОЗУ

 

Как правило, такие ИМС имеют небольшой объём памяти (единицы байт), обычно, как и регистры, обозначаются буквами ИР.

Примером такой ИМС является 1802ИР1 (рисунок 4.16). Микросхема имеет две шины адреса, данных и управления: А и В. Сигналы управления как у обычного ОЗУ: RD (чтение), WR (запись) и CS (выбор). Шина адреса А – 4 разряда, то есть ёмкость – 16х4.

Заметим, если разделить ИМС на её условные изображения пополам горизонтальной линией, то получаются как бы два разных ОЗУ.

Однако это лишь иллюзия, т.к. у этих двух ОЗУ один общий накопитель.

Существует ИМС СОЗУ, в которых одно устройство может только записывать данные, а другое только считывать, например 555ИР26 (рисунок 4.17).

Микросхема является СОЗУ ёмкостью 4х4. Одно устройство может записывать данные по входной 4-разрядной ШД DI, задавая 2-разрядный адрес записи (AW – Adress Write) и сигнал WR.

Другое устройство, задавая адрес чтения (AR – Adress Read) и сигнал ОЕ, считывает данные по входной шине данных DO. 

Несколько иначе работают микросхемы СОЗУ 561ИР11 и 561ИР12.

 

Рисунок 4.17 - ИМС 555ИР26

  

 

 

Рисунок 4.16 - ИМС 1802ИР1.

    

Микросхемы СОЗУ удобно использовать в качестве буферной памяти для временного хранения данных. Сверхоперативная память также используется в МП (обычно называется «РОН»).


Дата добавления: 2019-03-09; просмотров: 438; Мы поможем в написании вашей работы!

Поделиться с друзьями:






Мы поможем в написании ваших работ!