Магистральный приемопередатчик
Часто в цифровых устройствах требуется возможность двунаправленной передачи данных. Такие устройства называются двунаправлеными шинными формирователя-ми или магистральными приемопередатчиками, хотя в литературе часто не разделяют понятия «шинный формирователь» и «магистральный приемопередатчик».
Таким образом, основными функциями приёмопередатчиа являются:
а) организация двунаправленной передачи данных;
б) реализация третьего состояния (отключения устройства от магистрали);
в) повышение нагрузочной способности (усиление тока).
Рассмотрим теперь схему устройства, изображенную на рисунке 2.15.
Рисунок 2.15 – Принцип действия двунаправленного приёмопередатчика
Два буферных элемента, включенных «встречно», управляют передачей сигналов А и В. Очевидно, что при OE = «1» на выходах элементов ИЛИ устанавливаются «1» и оба буферных элемента устанавливаются в третье состояние, отключая сигналы на линиях А и В. При OE = «0» работа буферных элементов определяется сигналом Т. При Т = «0» открыт только верхний элемент и сигнал передается от А к В. При Т = «1», соответственно, наоборот, от В к А (см. таблицу истинности).
OE | T | Режим передачи |
1 | Х | А и В – в Z-состоянии |
0 | 0 | А В |
0 | 1 | В А |
В соответствии с рассмотренной логикой работает распространенная ИМС 580ВА86 (зарубежный аналог – i8286), изображенная на рисунке 2.16а. Аналогично работает и 1533АП6. Микросхемы i8287 (соответственно 580ВА87, 1533АП9) отличаются тем, что инвертируют сигнал. Ряд других, почти аналогичных 4- и 8-разрядных приемопередатчиков описан в [1]. Среди них есть микросхемы с ОК.
|
|
а б в
Рисунок 2.16 – Микросхемы магистральных приёмопередатчиков:
а – 580ВА86, б – 589АП16, в – 561ПУ9
Несколько иначе работает i8216 (589АП16), изображенная на рисунке 2.16б. Данный приёмопередатчик имеет три шины: А, В и С. Шина А является входной, С –выходной, В – двунаправленной. При CS = «1», шины В и С переходят в третье состояние. При CS = «0» направление передачи определяется сигналом DCE (см. таблицу истинности).
CS | DCE | Режим передачи |
1 | Х | B и C – в Z-состоянии |
0 | 0 | А В, С – в Z-состоянии |
0 | 1 | В С |
ИМС i8226 (589АП26) отличается тем, что сигнал на шине В инвертируется.
Есть ряд интересных зарубежных микросхем [1], предназначенных для двунаправленной передачи данных между тремя устройствами во всех возможных комбинациях.
|
|
Важной представляется также ИМС 561ПУ9, кроме двунаправленной передачи данных, производящая также преобразование уровней ТТЛ-КМОП (рисунок 2.16в). К шине Х подключаются данные от микросхем ТТЛ-ТТЛШ, а к шине Y – от КМОП (см. таблицу истинности).
E1 | Е2 | Режим передачи |
0 | 1 | X и Y – в Z-состоянии |
1 | 1 | X Y |
X | 0 | Y X |
Задание. Схема на рисунке 2.15 описывает принцип работы одного разряда 580ВА86. Построить аналогичным образом схемы, описывающие работу 555АП13 и 589АП16.
Схема сравнения
Схема сравнения или цифровой (кодовый) компаратор – это схема, производящая сравнение двух двоичных кодов. В простейшем случае схема определяет только факт равенства двух кодов. Пример такой схемы для 4-разрядных кодов А и В показан на рисунке 2.17.
Из схемы видно, что только при равенстве всех соответствующих разрядов чисел А и В на выходе Y = «1», т. к. на всех выходах ЛЭ ИСКЛЮЧАЮЩЕЕ ИЛИ будут логические нули.
Задание . Запишите выражение для функции Y для схемы на рисунке 2.17. Постройте на ЛЭ компаратор для двух 8-разрядных чисел.
Рисунок 2.17 – компаратор для двух 4-разрядных чисел
|
|
Cуществует несколько 6- и 8-разрядных компараторов, выпускаемых в виде ИМС. В качестве примера на рисунке 2.18 изображена ИМС 559СК1. При равенстве входных 8-разрядных чисел выход F равен «1». Наличие выхода с ОК позволяет легко увеличивать разрядность, объединяя выходы нескольких микросхем.
Более универсальной является схема, определяющая не только факт равенства двоичных чисел, но и то, какое из них больше (меньше). Примером такой ИМС является 555СП1 (в сериях КМОП – 561ИП2). Условное изображение её и таблица истинности приведены на рисунке 21.9.
Рисунок 2.18 – микросхема 559СК1
Входы | Выходы | |||||
Состоя-ние вх. | А< | A= | A> | A< | A= | A> |
А<B | X | X | X | 1 | 0 | 0 |
A>B | X | X | X | 0 | 0 | 1 |
A=B | X | 1 | X | 0 | 1 | 0 |
A=B | 1 | 0 | 0 | 1 | 0 | 0 |
A=B | 0 | 0 | 1 | 0 | 0 | 1 |
A=B | 1 | 0 | 1 | 0 | 0 | 0 |
A=B | 0 | 0 | 0 | 1 | 0 | 1 |
Рисунок 2.19 – Компаратор 555СП1 и его таблица истинности
Наиболее распространенным является включение, при котором на вход «А=» подается «1». При этом, в зависимости от входных кодов, на одном из выходов появляется «1». Другие варианты включения (4 нижние строки в таблице истинности) позволяют реализовать функции А£В, А³В.
|
|
Рисунок 2.20 – Схема сравнения 8-разрядных чисел
При необходимости сравнения кодов с большим числом разрядов, используют несколько микросхем. Пример схемы для сравнения 8-разрядных чисел показан на рисунке 2.20.
Аналогичная микросхема КМОП 561ИП2 имеет несколько отличающуюся таблицу истинности и схемы каскадирования [1], [3].
Задания.
Используя ЛЭ, построить схему, определяющую равенство и неравенство двух 8-разрядных чисел. Использовать минимальное число корпусов реальных ИМС.
Используя ЛЭ, построить схему, реализующую функции А< B , A = B , A > B сначала для двух 1-разрядных чисел, а затем для двух 2-разрядных чисел, что является существенно более сложной задачей. Видоизменить схему на рисунке 2.20 для получения выходной функции F = 1 при: А=В, А ¹ В, А> B , A ³ B , A < B , A £ B .
Дешифратор
Дешифратор или декодер (далее - DC от англ. decoder) – это цифровой узел, преобразующий двоичный код на входе в унитарный код на выходе. Активный уровень имеется только на том выходе, номер которого соответствует входному коду(адресу).
Полный дешифратор имеет n входов и 2 n выходов и называется n ® 2 n. Каждый выход реализует один минтерм.
Рисунок 2.21 – Условное обозначение дешифратора «два в четыре»
и его таблица истинности
Входы | Выходы | ||||
А1 | А0 | 3 | 2 | 1 | 0 |
0 | 0 | 0 | 0 | 0 | 1 |
0 | 1 | 0 | 0 | 1 | 0 |
1 | 0 | 0 | 1 | 0 | 0 |
1 | 1 | 1 | 0 | 0 | 0 |
На рисунке 2.21 показаны условное обозначение дешифратора «2х4» (читается «два в четыре») и его таблица истинности. Очевидно, что выход 0 реализует минтерм выход 2 – и т. д.
Исходя из этого, легко построить схему такого дешифратора из ЛЭ (рису-нок 2.22).
Рисунок 2.22 – Схема дешифратора «2х4» на логических элементах
Дешифраторы очень распространены в цифровой электронике и часто используются для обращения к одному из нескольких устройств, адрес которого задается двоичным кодом.
Обычно микросхемы DC имеют также вход разрешения Е (от англ. enable – разрешение), часто называемом также «строб». При отсутствии разрешения все выходы неактивны.
Практически все DC на ИМС имеют инверсные выходы и один или несколько входов разрешения. Микросхемы дешифраторов обозначаются буквами ИД.
Дешифратор с инверсными выходами и входом Е, легко можно построить, модифицировав схему на рисунке 2.22. Необходимо просто вместо ЛЭ «2И» использовать ЛЭ «3И-НЕ». На все третьи входы элементов И необходимо подать сигнал Е (если необходимо – с инверсией). Нарисуйте такую схему самостоятельно.
В виде ИМС выпускаются DC «2х4», «3х8» и «4х16».
а б в
Рисунок 2.23 – примеры микросхем дешифраторов
На рисунке 2.23а показана ИМС 555ИД4 – два дешифратора «2х4» с общими адресными входами и раздельными входами управления. 555ИД5 отличается от нее тем, что имеет выходы с ОК. На рисунке 2.23б изображена ИМС 555ИД7 – дешифратор «3х8», на рисунке 2.23в – 1533ИД3 – дешифратор «4х16». Аналогичная ИМС 555ИД19 имеет выходы с ОК.
Входы разрешения объединены по схеме И. Легко понять, что для разрешения на 555ИД7 необходимо подать комбинацию 001 и т. д. При любых других комбинациях на всех выходах будут единицы.
Существуют ИМС дешифраторов, имеющих выходы с тремя состояниями.
Задание.
Построить все возможные варианты дешифраторов «1х2» и «2х4» на ЛЭ:
а) с прямыми или инверсными выходами, б) с прямым или инверсным входом разрешения. Нарисовать таблицы истинности для всех вариантов, и для ИМС на рисунках 2.23.
Дата добавления: 2019-03-09; просмотров: 753; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!