Описание библиотеки логических элементов.

⇐ ПредыдущаяСтр 2 из 3Следующая ⇒

Библиотека состоит из логических элементов и функциональных узлов, выпускаемых промышленностью в виде микросхем. Логические элементы выпускаются в базисе И, ИЛИ, Сложение по модулю 2, НЕ.

1. LA 1 - два логических элемента 4И-НЕ в корпусе микросхемы.

2. LA 2 - логический элемент 8И-НЕ

3. LA 3 - четыре логических элемента 2И-НЕ в корпусе микросхемы.

4. LA 4 - три логических элемента 3И-НЕ в корпусе микросхемы

5. LN 1 - шесть логических элементов НЕ в корпусе микросхемы

6. LE 1 - четыре логических элемента 2ИЛИ-НЕ в корпусе микросхемы

7. LI 1 - четыре логических элемента 2И в корпусе микросхемы

8. LI 3 - три логических элемента 3И в корпусе микросхемы

9. LI 6 - два логических элемента 4И в корпусе микросхемы

10. LP 5 - четыре двухвходовых элемента сложение по модулю 2 в корпусе микросхемы.

11. LL 1 - четыре логических элемента 2ИЛИ в корпусе микросхемы

12. LR 11 – два логических элемента 4‑2‑3‑2И‑ИЛИ‑НЕ в корпусе микросхемы.

Дешифраторы

Дешифраторы – это устройства, преобразующие наборы входного кода в сигнал на одном из выходов.

В библиотеке PCAD дешифратор К555 ID 4 содержит два дешифратора 2→4 с общими адресными входами А и В и раздельными входами разрешения и с инверсными выходами.

Таблица истинности дешифратора ID4 имеет вид:

Дешифратор DCA имеет два входа разрешения: прямой D и инверсный S1, а дешифратор D СВ - только инверсные (E, S2), выполняющие функцию конъюнкции.

Микросхема ID4 может быть использована как демультиплексор, при этом дешифратор ДСА может принимать по входам D и S1 данные, как в прямом, так и в инверсном коде.

Микросхему можно использовать как дешифратор 3→8 и как демультиплексор 1→8. Работа микросхемы при этом приведена в таблице. Для дешифрации трехразрядного кода следует соединить D и E (это будет адресный вход А2), S1 и S2 (вход разрешения).

Шифраторы

Шифратором называется устройство, преобразующее сигнал на одном из входов в двоичный набор на выходах. Приоритетный шифратор выдает на выходах двоичный номер старшей единицы во входном наборе. В библиотеке имеется приоритетный шифратор 555 IV 1.

.Данный шифратор принимает 0 на один из восьми параллельных адресных входов I0-I7. На выходах A0-A2 появится двоичный код, пропорциональный номеру входа, оказавшегося активным. Приоритет в том случае, если несколько входов получили активные уровни, будет иметь старший среди них по номеру. Высший приоритет входа I7. Микросхема имеет вход разрешения EI. Он позволяет сделать все выходы I0-I7 неактивными по отношению сигнальным уровням. Для этого на вход EI следует подать 1. Таким образом , можно отключить выходы шифратора.

Микросхема имеет два дополнительных выхода GS (групповой сигнал) и EO (разрешение от выхода). На выходе GS появится 0, если хотя бы на одном из трех сигнальных выходов A0-A2 присутствуют 0. На выходе EO появится 0, если на всех входах стоит 1. Используя совместно выход E0 и вход EI, можно строить многоразрядные приоритетные шифраторы.

Таблица истинности приоритетного шифратора имеет вид.

Мультиплексоры

Мультиплексор – это устройство, соединяющее один из входов с единственным выходом, согласно адресу входа.

Мультиплексор К555 KP 7

Он подключает один из 8 входов на общую выходную линию согласно адресу, устанавливаемому на адресных входах С, В, А (действующий уровень сигнала равен 1). Старший разряд адреса на входе С. Кроме этого имеется вход разрешения V (уровень 0) и выходы Y и .

Если сигнал V=0, то выполняется уравнение.

Мультиплексор К555 KP 11

Мультиплексор 555 KP 11 подключает к четырехразрядной шине выхода одну из двух четырехразрядных шин согласно адресу на входе S.

Выбор входа: при значении адреса S=0 выбирается шина А (А0 А1 А2 А3 ), при S=1 выбирается шина В (В0 В1 В2 В3). Выход Y₀ - Y₃ имеет третье состояние выхода. При Е=0 мультиплексор передает данные на выходы. При Е=1 он переходит в Z состояние выходов.

Мультиплексор К555 KP 14

Микросхема работает аналогично KP11, однако имеет инверсные выходы:

Сумматоры

Сумматором называется устройство, выполняющее операцию арифметического сложения. Сумматор 555 IM 1 является полным одноразрядным сумматором.

Применяется для параллельного и последовательного суммирования чисел с двумя и большим числом разрядов. Каждый вход сумматора слов A и B имеет развитую логику: основные входы данных A0, A1 и B0, B1, которым сопутствуют инверсные входы данных A* и B*, а также входы управления A** и B**. На вход CN подается сигнал переноса. Выходной код суммы выдается в прямом (S) и инверсном (SN) виде. Если данные подаются на входы A0, A1 и B0, B1, цепи выводов A* и B* следует разомкнуть. Напротив, если выводы A* и B* используют как входы данных, на выходы A0 (или A1) и B0 (или B1) следует подать 0. В точках A и B выполняются логические уравнения:

Состояния сумматора для логических уровней в точках A и B представлены в таблице:

Сумматор К155 IM 2

Сумматор 155 IM 2 выполняет операцию параллельного арифметического сложения двухразрядных двоичных чисел.

Сумматор не имеет дополнительных управляющих входов. Входы A 1, A 0 служат для приема первого слагаемого, а B 1, B 0 служат для приема второго слагаемого, Cn – для приема сигнала переноса. Выходы S 1= A 1+ B 1, S 0= A 0+ B 0 определяют сумму S 1 S 0 и инверсный сигнал переноса Cn +1. Старший разряд входных чисел и суммы с номером 1. Таблица истинности сумматора отражена в таблице:

Сумматор К155 IM 3

Сумматор K 155 IM 3 – это быстродействующий полный сумматор. Он принимает два четырехразрядных числа по входам данных А3 – А0 и В3 – В0, а по входу C 0 – сигнал переноса. Сумматор содержит СУП (схема ускоренного переноса). Суммы входных чисел появляются на выходах S 3- S 0. На выходе C 4 выделяется сигнал переноса. Старший разряд всех чисел с номером 3. Суммирование происходит согласно уравнению:

Триггеры

Триггер - это автомат с двумя устойчивыми состояниями. В составе большинства серий элементов входят триггеры типов RS, D, JK. Рассмотрим те из них, которые входят в нашу библиотеку PCAD.

Триггер К555ТМ2

Корпус микросхемы содержит два независимых D–триггера. Каждый из них имеет вид:

По структуре - это 6-элементный D-триггер, переключающийся по переднему фронту синхроимпульса C, имеющий асинхронные входы S и R, выходы Q и . Входы S и R имеют действующее значение сигнала, равные 0, поэтому при асинхронной установке следует пользоваться таблицей:

Запись 0 или 1 в триггер в синхронном режиме происходит при подаче переднего фронта на вход С, при этом на входе D заранее выставлено необходимое значение сигнала, согласно таблице.

Триггер К555ТМ8

Корпус микросхемы содержит 4 D-триггера, имеющих общий вход установки в 0(R) и вход синхронизации С. Каждый триггер имеет прямой и инверсный выходы .

Асинхронная установка в 0 происходит при подаче нуля на вход R. Данные, выставленные на входах D 1 D 2 D 3 D 4, принимаются в триггеры по переднему фронту сигнала С и при уровне 1 на входе R.

Триггер К555ТМ9

Содержит 6 D-триггеров, имеющих общий вход установки в 0(R) и вход

синхронизации С. Каждый триггер имеет вход D и выход Q. Режимы работы аналогичны триггеру ТМ8.

Триггер К555Т V 9

Содержит два JК триггера вида:

По структуре это двухступенчатый J К триггер. Асинхронная установка триггера в 0 или 1 производится подачей уровня 0 на вход R или S. Синхронная работа происходит при подаче R = S =1 по заднему фронту (спаду) сигнала на С, согласно таблице.

Регистры

Регистром называется устройство, предназначенное для приема, хранения и выдачи многоразрядного слова, а также его сдвига слова вправо или влево.

Регистр К555 IR 11

Реверсивный четырехразрядный сдвиговый регистр, с помощью которого можно сдвигать синхронно слово вправо или влево. Вход Cr – это асинхронный вход начальной установки регистра в ноль при Cr = 0.

Регистр снабжен входами выбора режима работы S 1, S 0, R , L .

Если S 1 S 0 = 0 0, то значения кода на выходе регистра dA dB dC dD сохраняются, то есть регистр находится в режиме хранения.

Если S 1 S 0 = 1 1,то регистр переходит в режим приема значений параллельного кода dA dB dC dD, которые появятся на выходах

QA QB QC QD в момент появления следующего фронта тактового сигнала на входе С k .

Если S 1 S 0 = 0 1, то значения кода, поступающего на вход последовательных данных R, сдвигаются по регистру вправо (от QA к QD).

Если S 1 S 0 = 1 0, то значения кода, поступающего на вход последовательных данных L, сдвигаются по регистру влево (от QD к QA).

Таблица работы регистра К555 IR 11 имеет вид.

Регистр К555 IR 15

Четырехразрядный регистр, имеющий выходы с третьим Z-состоянием выхода. Используется как источник двоичного кода: способный обслуживать общую шину данных в любой системе. Он имеет вид:

Режим работы регистра указан в таблице:

* – безразлично. Перевести выходы в Z - состояние можно с помощью команды по таблице:

При синхронной работе регистра уровни на входах PE 1, PE 2, D0-D3

должны быть выставлены раньше прихода переднего фронта импульса на вход С.

Присутствие на входах E 01 и E 02 уровня 1 вызывает Z-состояние (размыкание) на выходах Q0 - Q3. При этом данные из регистра в шину данных систем не проходят, выходы регистра не влияют на работу других аналогичных выходов, присоединенных к проводникам шины.

Регистр К555 IR 16

Четырехразрядный сдвиговый регистр с третьим Z-состоянием выходов. Режимы загрузки и сдвига переключаются при помощи входа разрешения W

Состояния регистра представлены в таблице:

Если W=1, то данные загружаются параллельно со входов D₀-D₃ синхронно по спаду сигнала на входе С.

Если W=0, то происходит загрузка данных с последовательного входа D. При этом слово в регистре сдвигается на один разряд cинхронно по спаду сигнала на входе С. Последовательный код снимается с выхода Q 3.

При подаче сигнала V =1 регистр работает по таблице, при V =0 переходит в Z состояние выходов.

Используется как источник двоичного кода, способный обслуживать общую шину данных в любой системе.

Регистр К155IR 17

Регистр последовательных приближений. Имеет 12 одинаковых ячеек хранения накапливаемых разрядов (выходы Q0-Q11). Вход E (Е=0) служит входом разрешения, а также для подачи сигнала остановки преобразования. В последнем случае на выходе Q11 появляется напряжение низкого уровня. Вход S – стартовый. Когда на него поступает напряжение низкого уровня, содержимое регистра сбрасывается в нуль за первый период тактовой последовательности, подаваемой на вход C. Вход D1 служит для приема последовательного слова. По фронтам сигналов на входе С данные заполняют ячейки разрядов (выходы Q0‑Q11). Старший разряд Q11 имеет два выхода – прямой и инверсный. Последовательность данных, поступающих на вход D1 можно наблюдать на выходе D0 со сдвигом на один такт в процессе заполнения регистра.

Регистр К155ИР17 используется для построения аналого-цифровых преобразователей последовательных приближений и для построения непозиционных счетчиков.

Счетчики

Счетчиком называют функциональный узел, предназначенный для пересчета входных сигналов в каком-либо коде. В библиотеке PCAD используются счетчики ТТЛ, входящие в серии К155, К555.

Счетчик К555 IE 2

Четырехразрядный двоично-десятичный асинхронный счетчик. Назначение входов и выходов показано на рисунке:

Первый триггер этого счетчика работает самостоятельно и служит делителем частоты на 2. Тактовый вход этого делителя C1, а выход Q0. Остальные части триггера образуют делитель частоты на 5. Тактовый вход здесь С2. Оба входа работают по спаду подаваемого на них сигнала.

R - два входа для асинхронного сброса, объединяемые логической функцией конъюнкции.

S - два асинхронных входа для установки счетчика в состояние Q 0 Q 1 Q 2 Q 3= 1111, объединяемые логической функцией конъюнкции.

Поскольку счетчик К555 IE 2 - с последовательным переносом, то состояния на его выходах Q0 - Q3 не могут изменяться одновременно. Режим работы счетчика можно выбрать по таблице.

В таблице показана последовательность смены двоичных наборов на выходах счетчика в режиме двоично-десятичного счета, когда требуется соединить выход Q0 и вход С2. Старший разряд чисел в счетчике Q3.

Счетчик К555 IE 5 -

Четырехразрядный асинхронный двоичный счетчик К555 IE 5 имеет 2 части: делитель на 2 (выход Q0 , тактовый вход С1) и делитель на 8 (выходы Q1 - Q3, тактовый вход С2).

Режим работы счетчика выбирается из таблицы:

Если микросхема применяется как счетчик - делитель на 16, то необходимо соединить C2 и Q0. При этом последовательность счета на выходах Q0 - Q3 от 0 до 15 будет соответствовать таблице.

Последовательность счета К555 IE 5

Старший разряд чисел в счетчике Q3.

Счетчики К555 IE 6 и К555 IE 7 -

Четырехразрядные реверсивные счетчики, аналогичные по структуре. Счетчик IE 6 - двоично-десятичный, а IE 7 - двоичный.

К555 IE 6 К555 IE 7

+1 - импульсные тактовые входы для счета на увеличение

-1 - на уменьшение

Состояние счетчиков меняется по фронту сигнала на каждом из тактовых входов.

≥9, ≥15 - выводы окончания счета на увеличение

≤0 - --//-- на уменьшение

От этих выводов берутся тактовые сигналы переноса и займа для последующего и от предыдущего четырехразрядного счетчика.

U и R - входы разрешения параллельной загрузки и сброса. Счетчики можно приводить в режимы сброса, параллельной загрузки, а также синхронного счета на увеличение и уменьшение. Старший разряд чисел в счетчике Q3.

Таблица работы счетчика IE 6

Таблица работы счетчика IE 7

Дата добавления: 2019-02-12; просмотров: 471; Мы поможем в написании вашей работы!

Поделиться с друзьями:

⇐ Предыдущая 123 Следующая ⇒

Мы поможем в написании ваших работ!