Синхронного последовательного DSP -порта
ЛЕКЦИЯ № 12
по учебной дисциплине
"ЦУ и МП в РЭО"
Раздел 2. Микропроцессорные устройства в РЭО
Тема 2.3. Принципы построения и работы микропроцессорных систем
Занятие 2.3.2: "ПОСЛЕДОВАТЕЛЬНАЯ ПЕРЕДАЧА ДАННЫХ"
План лекции:
Введение.
Синхронные последовательные порты.
Асинхронные последовательные порты .
Заключение.
Учебная литература: [1] – [5].
Синхронные последовательные порты
1.1. Последовательная передача данных
Использование последовательных линий связи для обмена данными с ВУ возлагает на контроллеры ВУ дополнительные по сравнению с контроллерами для параллельного обмена функции. Во-первых, возникает необходимость преобразования формата данных:
- из параллельного формата, в котором они поступают в контроллер ВУ из системного интерфейса микроЭВМ, в последовательный при передаче в ВУ;
- из последовательного в параллельный при приеме данных из ВУ.
Во-вторых, требуется реализовать соответствующий режиму работы ВУ способ обмена данными: синхронный или асинхронный.
Поэтому в настоящее время широко используются две группы последовательных портов:
- синхронные последовательные порты;
- асинхронные последовательные порты.
При работе с современными цифровыми и аналого-цифровыми микросхемами достаточно важным вопросом является количество внешних выводов используемых микросхем. В большинстве случаев именно количество выводов определяет габариты микросхемы. Чем больше выводов – тем больше габариты корпуса микросхемы, а, следовательно, и габариты всего проектируемого устройства в целом. Именно поэтому в современных микросхемах стараются минимизировать количество внешних выводов.
|
|
|
Максимально минимизировать количество выводов микросхемы с цифровым управлением можно при использовании последовательной передачи различных бит через один и тот же вывод микросхемы. Для того чтобы можно было снова разделить биты на приемном конце, используются специальные сигналы – сигналы синхронизации. Они могут передаваться через отдельные выводы микросхемы или совмещаться с передаваемыми информационными битами.
Цифровые устройства, формирующие совокупность информационных и син хронизирующих сигналов или способные принимать эту совокупность,называются последовательными портами.
Последовательные порты встраиваются в состав микросхем однокристальных приемников, синтезаторов частот, АЦП и ЦАП, входят в состав современных сигнальных процессоров и микроконтроллеров.
При разработке новых видов схем с использованием программируемых логических или программируемых аналоговых схем использование последовательных портов тоже может значительно уменьшить количество выводов микросхемы, требуемое для обмена информацией между различными блоками.
|
|
|
1.2. SSI-интерфейс (DSP-порт)
Структура синхронного последовательного интерфейса (synchronous serial interface – SSI) в основном определяется типом данных, передаваемых по этому порту. При обработке сигналов требуется передавать непрерывные по токи информации между микросхемами. Обработкой данных обычно занимаются цифровые сигнальные процессоры (DSP – Digital Signal Processor), поэтому последовательные порты, предназначенные для передачи цифровой информации с максимальной скоростью, часто называются DSP -портами.
Непрерывные потоки могут образовывать звуковые или видеосигналы и другие. Из определения природы таких сигналов видно, что источником цифрового потока должен быть АЦП. Если микросхема (не сигнальный процессор) является приемником цифрового потока данных, то в ее состав обычно входит ЦАП.
При преобразовании аналоговой информации в цифровую форму и наоборот очень важно обеспечить стабильность тактового сигнала. Только в этом случае можно избежать искажений исходного или формируемого сигнала. Такой сигнал тактовой синхронизации обычно вырабатывается специальными тер-мостабилизированными (или термокомпенсированными) высокостабильными кварцевыми генераторами, питаемыми от отдельного стабилизатора питания.
|
|
|
Скорость передачи информации в ЦАП или из АЦП должна быть строго согласована по времени со скоростью передачи по каналу связи (последовательному порту). Именно поэтому сигналы синхронизации, необходимые для работы DSP-порта, вырабатываются из входного высокостабильного тактового сигнала самой микросхемой АЦП или ЦАП и подаются на сигнальный процессор или программируемую логическую интегральную схему.
При помощи сдвигового регистра можно проще всего преобразовать число, представленное в параллельном коде, в последовательный вид. При этом на приемном конце важно знать момент, когда производится запись в сдвиговый регистр. Знание этого момента времени позволит определить, какой из передаваемых бит является старшим значащим разрядом, а какой – младшим. Так как поток двоичной информации передается постоянно, то сигналы записи в регистр будут подаваться с одним и тем же периодом.
Выходной двоичный код бит за битом можно снимать с последнего выхода сдвигового регистра. Для того чтобы на приемном конце этот сигнал принимался без ошибок, каждый бит должен сопровождаться синхронизирующим импульсом. При этом чтобы отличать синхросигналы друг от друга, импульсы,сопровождающие информационные биты, стали называть тактовой синхронизацией (CLK – clock ), а сигнал, отмечающий момент записи в регистр – кадровой синхронизацией (FS – frame synchronization).
|
|
|
Сигналы кадровой и тактовой синхронизации должны быть жестко связаны между собой, поэтому они обычно формируются из одного высокостабильного колебания при помощи цифрового счетчика.
Рассмотрим пример передачи восьмиразрядного последовательного слова. В качестве источника цифрового потока используем АЦП. Получившаяся в результате схема синхронного последовательного порта приведена на рисунке 12.1.
Как видно из приведенной схемы, на вход двоичного счетчика подаются импульсы от генератора высокостабильных колебаний. Из этих импульсов вырабатывается сигнал тактовой синхронизации ( SCLK ), который подается на выход схемы и одновременно поступает на вход синхронизации (C) передающего сдвигового регистра.
Логический элемент "4ИЛИ-НЕ", подключенный к выходу четырехразрядного двоичного счетчика, формирует импульсы кадровой синхронизации FSс частотой в восемь раз меньшей частоты тактовой синхронизации SCLK ( serial clock ).
Рисунок 12.1 – Схема передающей части последовательного DSP -порта
Такую частоту можно было бы получить с выхода "8" двоичного счетчика, но нам требуется длительность импульса, равная длительности импульса тактовой синхронизации SCLK. Логический элемент "4ИЛИ" позволяет декодировать нулевое состояние счетчика. В результате этого на его выходе длитель ность импульса равна длительности импульсов тактовой синхронизации, а сам импульс появляется в самом начале кадра передачи данных с выхода АЦП.
В свою очередь длительность импульсов на выводе SCLK последовательного порта равна периоду сигнала синхронизации всей схемы, т. к. этот сигнал снимается с выхода младшего разряда двоичного счетчика.
Кадр передачи данных начинается с параллельной записи результата преоб разования АЦП в передающий сдвиговый регистр. Для этого импульс кадровой синхронизации (FS) подается на вход параллельной записи (V) в регистр сдвига. В приведенной на рисунке 12.1 схеме предполагается, что запись в регистр осуществляется по нарастающему фронту этого импульса.
Этот же импульс кадровой синхронизации подается на вход синхронизации АЦП. Внутренняя схема АЦП выполнена так, чтобы аналого-цифровое преобразование начиналось по спадающему фронту импульса. Такой подбор схем АЦП и регистра сдвига позволяет сначала записать результат предыдущего преобразования в сдвиговый регистр, а затем начать новое преобразование аналогового сигнала в цифровую форму по одному и тому же импульсу синхронизации.
Пример временных диаграмм сигналов данных и сопровождающих их сигналов тактовой и кадровой синхронизации на выходе последовательного DSP-порта приведен на рисунке 12.2. В приведенных временных диаграммах осуществляется передача двоичного числа 100111002. При этом запись информации в последовательный регистр производится по сигналу кадровой синхронизации FS. В этот момент на выходе Q7 регистра сдвига появляется старший бит результата преобразования. С этого момента начинают отсчитываться импульсы тактовой синхронизации CLK.
Рисунок 12.2 – Временные диаграммы сигналов на выходе
синхронного последовательного DSP -порта
Приведенный на схеме (см. рисунок12.1) регистр осуществляет сдвиг своего содержимого по спадающему фронту этих импульсов. В результате на его выходе Q7, а значит, и на выводе порта DR, последовательно один за другим будут появляться биты передаваемого двоичного числа, соответствующего результату работы АЦП.
Для безошибочной передачи информации последовательного порта по соединительным линиям, в приемный регистр эти данные должны записываться по нарастающему фронту импульсов тактовой синхронизации SCLK, т. к. именно этот фронт совпадает с серединой битового интервала сигнала на выводе DR. Это позволяет избежать влияния искажений, возникающих на фронтах передаваемой информации.
Таким образом, DSP-порты предназначены для передачи данных между АЦИ или ЦАП и сигнальными процессорами.
Дата добавления: 2022-01-22; просмотров: 25; Мы поможем в написании вашей работы! |
Мы поможем в написании ваших работ!