УСИЛИТЕЛИ ПОСТОЯННОГО ТОКА (УПТ). НАЗНАЧЕНИЕ И ОСОБЕННОСТИ. ДРЕЙФ НУЛЯ В УПТ И МЕТОДЫ ЕГО УСТРАНЕНИЯ. ТИПЫ УПТ.

Основное отличие от переменного заключается в том, что нижняя граничная частота равно fн=0.При построении УПТ включение реактивных элементов не допускается.

Поскольку исп. УПТ для связи между каскадами с исп. Реактивных эл-ов недопустимо, то через усилитель одновременно могут проходить как полезный усиливаемый сигнал так и сигнал помехи обусловленный изменением начального режима работы транзисторного каскада под воздействием различных стабилизирующих факторов(изменение температуры и т.д.).

В результате на выходе УПТ могут возникнуть самопроизвольные изменения выходного сигнала не связанного с изменением входного сигнала, а обусловлено внутренними процессами. Эти изменения называются дрейфом нуля УПТ. Напряжение ⌂ Uвых определяется при Uвх=const. Для качественной оценки различных УПТ используют параметр дрейф 0 подведенного ко входу усилителя

Едр= ⌂Uвых/Кu где Ku-коэффициент усиления усилителя

В зависимости от требования предъявляемых к усилителю min значение Uвх>(10..100)Едр

Основными мерами для снижения дрейфа является:

§ жесткая стабилизация источника питания усилителя;

§ исп. Отрицательно обратной связи;

§ исп. эл-ов с нелинейной зависимостью параметров от температуры;

§ применение балансных компенсационных схем УПТ;

§ применение УПТ с промежуточным преобразованием.

Различают УПТ прямого усиления и усилителя с промежуточным преобразованием называемым МДМ усилителя т.е. усилитель с модуляцией демодуляцией(постоянный сигнал образуется в переменный усиливаемый обычным усилителем переменного сигнала, а затем снова преобразуется в постоянный)

 

ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬНЫЙ КАСКАД НА БИПОЛЯРНЫХ ТРАНЗИСТОРАХ. ПРИНЦИП ДЕЙСТВИЯ. ПАРАМЕТРЫ.

Дифференциальный усилитель представляет собой балансную схему с ист. Тока в цепи эмиттера, значения которого определяются дополнительным источником питания.

В качестве источника питания можно использовать резистор большого сопротивления.

Uвых= Uвых2- Uвых1

Uвых1=Кинв* Uвх1

Uвых2= Кнеинв* Uвх1

Диф. усилитель эффект. усиливает разностный сигнал(сигнал противофазы). Сигналы подающиеся на оба входа называются синфазными.

К_синф=К_инв+К_неинв

 

ИНТЕГРАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ (ОУ): СТРУКТУРНАЯ СХЕМА, ПАРАМЕТРЫ, ХАРАКТЕРИСТИКИ, КЛАССИФИКАЦИЯ.

Операционный усилитель - высококачественный усилитель постоянного тока предназначенный для выполнения различных операций над аналоговыми величинами в схемах с ООС.

В настоящее время под ОУ понимают высококачественный УПТ, выполненный в виде интегральных схем, имеющих дифференциальный вход, высокое вх. сопротивление, малое вых. сопротивление и большой коэффициент усиления по напряжению. ОУ строится по 2-3 каск. схемам.

Вх каск

R’ Uвых Uпос

Вых каск

Uвх

Uвых

Вх. каскад – обеспечивает высокое входное сопротивление

Пр. каскад используется для согласования вх. каскада с вых. каскадом

Вых. каскад – усилитель мощности, выполняется по двухтактной схеме.

Рис. 5.1 Условные графические обозначения ОУ на различных схемах

 

 

Основные параметры ОУ:

Осн.пар-ры	Идеал. ОУ	Реал. ОУ	Примечание
KОУ, дБ		60..150
UСМ, мВ	0	1..10	БТ
UСМ, мВ	0	10..100	ПТ
IВХ.СР,мкА	0	0,1..10	БТ
IВХ.СР,мкА	0	0,001..0,01	ПТ
дельта IВХ	0	прибл.0,1IВХ.СР
RВХ ОУ,Ом		1000-1000000	БТ
		10000000-10000000000	ПТ
RВЫХ,Ом	0	100

Характеристики:

Рис. 5.4 Передаточные характеристики ОУ

 

 

ИНВЕРТИРУЮЩЕЕ ВКЛЮЧЕНИЕ ОУ.

Инвертирующий ОУ. обеспечивает усиление сигнала по мощности с изменением знака (инвертированием).

Входной сигнал подается на инвертирующий вход.

Если выполняется: Roc≤2δ* Uп/3 Iвх, то Ku= Roc/ R1.

Uвых= Ku* Uвх. Rкор= R1* Roc/( R1+ Roc) - повышает точность работы схемы. Rвх= R1. если R1= Ro=> Ku=-1 (т.о. получили инвертор, Uвых=- Uвх)

 

59. НЕИНВЕРТИРУЮЩЕЕ ВКЛЮЧЕНИЕ ОУ.

Неинвертирующий ОУ. обеспечивает усиление сигнала без инверсии (перемены знака). Вх. сигнал подается неинвертный вход, на инвертный – с помощью делителя выходного напряжения (на R1 и Roc) – подается напряжение ООС. Ku=1+ Roc/ R1, притом, что Roc≤2δ* Uп/3 Iвх. если Roc=0, R1→∞, то называется неинвертир. повторитель.

 

60. ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬНЫЙ КАСКАД НА БАЗЕ ОУ.

Дифференциальный ОУ. это сочетание инвертируемого и неинвертируемого включения ОУ.

Uвх1 - на инвертир. ,

Uвх2 – на неинвертир. входы.

Гвых=-Гвх1*Кщс.К1+(Гвх2*К3.(К2+К3))*(1+Кщс.К1)б

но если Кщс.К1=К3.К2 =ЮГвых=(-Гвх1+Гвх2)*Кщс.К1

 

61. СУММАТОР НА БАЗЕ ОУ.

Как отмечалось ранее, операционные усилители наряду с усилением постоянных или переменных сигналов могут быть использованы для реализации операций линейного или нелинейного преобразования аналоговых сигналов. Одной из операций линейного преобразования является операция сложения сигналов (напряжений).

Устройства, реализующие операцию сложения сигналов, могут быть выполнены на основе как инвертирующего, так и неинвертирующего усилителя. Рассмотрим несколько схем таких устройств.

Инвертирующий сумматор.

Инвертирующий сумматор строится на основе инвертирующего усилителя и предназначен для формирования на выходе напряжения, равного усиленной алгебраической сумме нескольких входных напряжений, т. е. выполняет математическую операцию суммирования нескольких сигналов. При этом суммарный сигнал дополнительно инвертируется, отсюда и название – инвертирующий сумматор.

Схема инвертирующего сумматора для трех входных напряжений представлена на рисунке 3.10. Анализ схемы показывает, что при идеальном ОУ имеем , (3.10)

или , (3.11)

Из (3.11) для напряжения на выходе схемы получим

. (3.12)

Рисунок 3.10 – Инвертирующий сумматор на ОУ

Из выражения (3.12) следует, что на выходе устройства получается инвертированная сумма входных напряжений, взятых с различными масштабными (весовыми) коэффициентами. В общем случае при п входных сигналах выходное напряжение будет определяться выражением

. (3.13)

Резистор R_см в схеме сумматора (рисунок 3.10) служит для выравнивания токов покоя, протекающих в цепях инвертирующего и неинвертирующего выводов ОУ. На практике его сопротивление выбирают из условия

. (3.14)

3.4.2 Неинвертирующий сумматор

Пример схемы неинвертирующего сумматора с тремя входами представлен на рисунке 3.11. Если выполняется условие

, (3.15)

то напряжение на выходе сумматора определяется выражением

. (3.16)

Рисунок 3.11 – Неинвертирующий сумматор на ОУ

Если при выборе резисторов схемы руководствоваться выполнением условия R_ос = R_см, то в этом случае сопротивление резистора R должно быть равно сопротивлению параллельно включенных резисторов R1, R2 и R3, то есть

. (3.17)

В общем случае при п входных сигналах

. (3.18)

 

62. ИНТЕГРАТОР НА БАЗЕ ОУ.

Простейший интегратор на базе ОУ, наиболее часто применяемый на практике, строится, как показано на рис. 2.23.

Рис. 2.23

Если считать ОУ идеальным, то выходное напряжение можно найти, исходя из равенства токов (2.1) в узле а

откуда

(2.74)

где А - постоянная, учитывающая начальные условия.

В случае, когда входным сигналом является ток, резистор Rв схеме не нужен.

Передаточная функция идеального интегратора в операторной форме будет равна

      (2.75)

где τ= RC - постоянная времени интегратора.

Если учесть конечное значение коэффициента усиления К_оуи вход­ное сопротивление r_вхоу, то передаточная функция реального интегратора определяется из выражения

   (2.76)

При выполнении условия r_вхоу>>R(что легко осуществить), соотно­шение (2.76) примет вид

     (2.77)

кое-что еще:

 

63. ДИФФЕРЕНЦИАТОР НА БАЗЕ ОУ.

Схема простейшего дифференциатора включает в свой состав резистор и конденсатор (рис. 2.29), только в отличие от интегратора, они меняются местами.

Если напряжение меняется во времени, то появляется входной ток

который (при условии идеальности ОУ), уравновешивается током, проте­кающим в цепи обратной связи i= u_вых /R. Таким образом, выходное напря­жение оказывается пропорциональным производной от входного

  (2.87)

На работу простейшего дифференциатора существенное влияние оказывают высокочастотные входные шумы (при идеальном дифференци­ровании коэффициент усиления растет пропорционально частоте входного сигнала), и вероятность возникновения высокочастотных автоколебаний (цепь обратной связи вносит фазовый сдвиг, снижающий устойчивость преобразователя) очень велика.

Поэтому типовая схема дифференциатора содержит резистор R1, который, во-первых, уменьшает уровень высокочастотных шумов на выходе, во-вторых, предотвращает самовозбуждение преобразователя и, в-третьих, ограничивает входной ток и напряжение инвертирующего входа ОУ при быстрых изменениях входного напряжения, когда выходное напряжение не успевает соответствующим образом отреагировать на него из-за ограниченного быстродействия ОУ.

При этом данный резистор ограничивает диапазон рабочих частот дифференциатора. Такой преобразователь дифференцирует входные сигналы только тех частот, при которых сопротивление конденсатора С 1 гораздо больше сопротивления R1, т.е. при

Передаточная функция такого дифференциатора равна

   (2.89)

 

64. АКТИВНЫЕ ФИЛЬТРЫ НИЗКОЙ ЧАСТОТЫ. РАСЧЁТ.

Фильтры нижних частот пропускают сигналы от постоянного напряжения до некоторой предельной частоты, называемой частотой среза фильтра.

Неинвертирующий - без изменения знака

K= Kф*Куе; Куе=1+ R’’/ R’;

Kф=1/(1- j* W/ Wo); Wo=1/ Rф Cф;

K=(1+ R’’/ R’)/ √(1+( W/ Wo)^2)

65. АКТИВНЫЕ ФИЛЬТРЫ ВЫСОКОЙ ЧАСТОТЫ. РАСЧЁТ.

 

Фильтры верхних частот начиная с частоты среза, и выше.

Неинвертирующий - без изменения знака

K= Kуе* Kф; Kуе=1+ R2/ R1 ;

Кф=1/(1- j* Wo/ W); Wo=1/( RфСф);

K=(1+ R2/ R1)/ √( 1+( W / Wo )^2)

 

66. АКТИВНЫЙ ПОЛОСОВОЙ ФИЛЬТР С ИНВЕРТИРУЮЩИМ ВКЛЮЧЕНИЕМ ОУ. РАСЧЁТ.

Z₁ = R₁(1-1/ jwR₁ C₁)

Z _oc= R₂/(1+ jwR₂ C₂)

w₀ = 1/

K = ( R_ф/ R₁)(1/(1- jw₁/ w)(1+ jw/ w₂))

w₁ = 1/ R₁ C₁ w₂ = 1/ R₂ C₂

 

67. АКТИВНЫЙ ПОЛОСОВОЙ ФИЛЬТР С ИСПОЛЬЗОВАНИЕМ ЦЕПЕЙ МИНИМАЛЬНОГО ТИПА. ПРИНЦИП ДЕЙСТВИЯ.

На рис. «Двойной Т-образный мост»

На частоте резонанса глубина отрицательной ОС минимальна. Коэффициент усиления на этой частоте max значение.

K _max= R₂/ R₁ ;

R_Ф = ( w=0

w→∞ ) ≈ R ;

Л_ьшт = (К₂//К).К₁ ж Й ≈ Л_ьфч*1.4 ж

 

68. АКТИВНЫЙ ПОЛОСОВОЙ ФИЛЬТР С ИСПОЛЬЗОВАНИЕМ ЦЕПЕЙ МАКСИМАЛЬНОГО ТИПА. ПРИНЦИП ДЕЙСТВИЯ.

На рис. «Мост Вина»

На частоте резонанса получается максимальная глубина положительной ОС и наибольшее усиление.

γ_{oо c} = R₁/( R₁+ R₂); γ_{по c}( w= w_o) =1/3 ;

K =

Если γ_{oо c}< | γ_{по c}|, то усилитель может превратиться в генератор. Поэтому всегда должно выполняться условие: γ_{oо c}> 1/3 ; где 1/3 – коэф. Передачи моста Вина на частоте w_o.

 

69. КЛЮЧЕВОЙ РЕЖИМ РАБОТЫ БИПОЛЯРНОГО ТРАНЗИСТОРА. СПОСОБЫ ПОВЫШЕНИЯ БЫСТРОДЕЙСТВИЯ.

Транзисторная импульсная и цифровая техника базируется на работе транзистора в качестве ключа. Замыкание и размыкание цепи нагрузки - главное назначение транзистора, работающего в ключевом режиме.

По аналогии с механическим ключом (реле, контактором), качество транзисторного ключа определяется в первую очередь падением напряжения (остаточным напряжением) на транзисторе в замкнутом (открытом) состоянии, а также остаточным током транзистора в выключенном (закрытом) состоянии.

Важность рассмотрения свойств транзисторного ключа для уяснения последующего материала вытекает из того, что путем изменения состояний транзистора в последовательной цепи с резистором и источником питания осуществляются, по сути дела, формирование сигналов импульсной формы, а также различные преобразования импульсных сигналов в схемах и узлах импульсной техники. Транзистор применяют также в качестве бесконтактного ключа в цепях постоянного и переменного токов для регулирования мощности, подводимой к нагрузке.

Основой всех узлов и схем импульсной и цифровой техники является так называемая ключевая схема - каскад на транзисторе, работающем в ключевом режиме.

Построение ключевой схемы подобно усилительному каскаду. Транзистор в ключевой схеме может включаться с общей базой, общим эмиттером и общим коллектором. Наибольшее распространение получила схема ОЭ. Этот вид включения биполярного транзистора и используется далее при рассмотрении ключевого режима его работы.

Рисунок 4.3 - Ключевая схема на транзисторе и графическое определение режимов открытого и закрытого состояний транзистора

Ключевая схема на транзисторе типа р-п-р показана на рисунке 4.3, а. Транзистор Т выполняет функцию ключа в последовательной цепи с резистором R_K и источником питания.

Для удобства рассмотрения процессов в схеме в режимах открытого и закрытого состояний транзистора воспользуемся графоаналитическим методом, основанным на построении линии нагрузки а - б по постоянному току (рисунок 4.3, б).

Линия нагрузки описывается соотношением U_кэ = − (Е_к − I_кR_к) и проводится так же, как для усилительного каскада. Точки пересечения линии нагрузки с вольт-амперными характеристиками транзистора определяют напряжения на элементах и ток в последовательной цепи.

Режим запирания (режим отсечки) транзистора осуществляется подачей на его вход напряжения положительной полярности (U_вх > 0), указанной на рисунке 4.3, а без скобок. Под действием входного напряжения эмиттерный переход транзистора запирается (U_бэ > 0) и его ток I_э = 0. Вместе с тем через резистор R_б протекает обратный (тепловой) ток коллекторного перехода I_к0. Режиму закрытого состояния транзистора соответствует точка М_з (см. рисунок 4.3, б).

Величину запирающего входного напряжения U_{вх. зan} выбирают из расчета того, чтобы при протекающем через резистор R_б тепловом токе было обеспечено выполнение условия:

U_бэ = U_{вх. зan} − I_к0 R_б > 0.

Напряжение U_6э для германиевых транзисторов составляет 0,5…2,0 В.

Режим открытого состояния транзистора достигается изменением полярности входного напряжения (U_вх < 0) и заданием соответствующего тока базы. Открытое состояние транзистора характеризует точка М_о на линии нагрузки.

Остаточное напряжение ΔU_{кэ.откр}, являющееся существенным параметром транзистора в импульсном режиме работы, должно быть минимальным. В зависимости от типа прибора напряжение ΔU_{кэ.откр} лежит в пределах 0,05…1,0 В. Ввиду относительно малого остаточного напряжения по сравнению с Е_к расчет тока I_к открытого транзистора проводится по формуле:

I_к = E_к / R_к.

 

70. ПЕРЕКЛЮЧАТЕЛИ ТОКА.

Переключателем тока называют симметричную схему (рис. 3.5), в которой заданный ток I₀ протекает через ту или иную ее ветвь в зависимости от потенциала U_вх на одном из входов. На втором входе поддерживается некоторое неизменное опорное напряжение U_оп.

Рис. 3.5. Переключатель тока: а – электрическая схема;

б – временная диаграмма его работы

 

Опорное напряжение U_оп равно промежуточному значению между напряжениями высокого (В) и низкого (Н) уровней выходного напряжения.

Так как эмиттеры транзисторов соединены между собой, то падение напряжения U_э прикладывается одновременно к базам Т1 и Т2.

Если на вход переключателя подан высокий уровень (В), т. е. U_вх = U_оп + d, то транзистор Т1 будет открытым, так как на его базе будет прямое напряжение U_dэ1 = U_вх – U_э > 0, а Т2 - закрыт (U_dэ2 = U_оп – U_э < 0). Каждая из ветвей переключателя представляет собой инвертор, поэтому на выходеU_вых1 будет низкий потенциал, на выходе U_вых2 – высокий.

Если на вход подан низкий уровень (Н), т. е. U_вх = U_оп – d, то откроется Т2, а Т1 закроется. Обычно величины ïdï= 0,1 … 0,5 В достаточно для перевода схемы из одного состояния в другое, сохраняя активный режим открытого транзистора.

Таким образом особенность переключателей тока состоит в использовании ненасыщенного режима работы транзисторов, что обеспечивает их повышенное быстродействие и по той же причине повышенные энергетические затраты в статическом режиме.

 

71. КЛЮЧЕВОЙ РЕЖИМ РАБОТЫ ПОЛЕВОГО ТРАНЗИСТОРА. ВИДЫ КЛЮЧЕЙ НА ПОЛЕВЫХ ТРАНЗИСТОРАХ.

Ключевой режим работы полевых транзисторов широко используется в цифровых устройствах. Наиболее широко применяются транзисторы с индуцированным каналом, которые являются основным элементом МДП-транзисторных интегральных схем. На рис.32 показана схема ключа на транзисторе с индуцированным n-каналом и расположение рабочих точек на выходной характеристике.

На схеме рис.32а показана также емкость С_Н, на которую нагружена выходная цепь транзистора, которая определяет быстродействие ключа. В эту емкость кроме емкости нагрузки входит также емкость С_СП самого транзистора.

В точке A транзистор заперт, на затвор подано напряжение <U_ПОР, остаточный ток есть обратный ток стокового p-n-перехода при обратном смещении близком к E_C ток I_ост составляет не более 10^-8 – 10^-10А, поэтому падением напряжения I_CR_C можно пренебречь и считать напряжение в этой точке равным E_C

Для отпирания ключа на затвор подается напряжение >U_ПОР. Это напряжение должно быть достаточно большим, чтобы остаточное напряжение было как можно меньше. Тогда рабочий ток открытого ключа (ток насыщения) определяется, как и у биполярного транзистора, внешними элементами схемы:

I_СН=(E_С – U_ост)/R_С ≈ E_С/R_С (74)

Рабочая точка B лежит на начальном, квазилинейном участке характеристики МДП-транзистора. ПоэтомуU_ост можно найти умножая ток насыщения (73) на сопротивление канала (63):

(75)

Переходные процессы.

Инерционность МДП-транзисторных ключей обусловлена главным образом перезарядом емкостей, входящих в состав комплексной нагрузки. Инерционность канала, характеризуемую постоянной времени t_S(70), при необходимости можно учесть складывая t_S с постоянной времени перезаряда емкостей.

Пусть в исходном состоянии транзистор открыт и на нем падает небольшое остаточное напряжение. При поступлении запирающего напряжения ток в транзисторе уменьшается до нуля с весьма малой постоянной времени t_S – практически мгновенно. После запирания транзистора емкость С_Н заряжается от источника питания E_C через резистор R_C с постоянной времени τ_С = R_C С_Н. Процесс заряда описывается простейшей экспоненциальной функцией:

Длительность фронта напряжения на уровне 0,9 E_C составляет

t_ф = 2,3 R_CC_Н (76)

Заменив сопротивление R_C отношением E_C /I_СН, можно записать (76) в более общем виде:

t_ф = 2,3 (E_C C_Н /I_СН)(76а)

Отпирание ключа и формирование среза импульса напряжения протекает несколько сложнее. После подачи отпирающего сигнала ток I_C практически мгновенно (с постоянной времени t_S) достигает значения, определяемого формулой (64):

Этим током начинает разряжаться емкость С_Н, содержащая заряд Q=E_C C_Н. По мере разряда емкости напряжение на стоке U_C уменьшается. До тех пор, пока оно остается больше напряжения насыщения U_НАС= -U_ПОР, транзистор работает на пологом участке характеристики и ток сохраняет значение I_C(0). Если бы это значение тока сохранялось в течении всего процесса разряда емкость С_Н разрядилась бы за время . Это значение меньше длительности среза.

 

72. Реализация логических функций с помощью электронных схем.

 

73. Одноступенчатая и двухступенчатая логики.

 

74. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ (ЛЭ) И ИХ КЛАССИФИКАЦИЯ.

1. Классификация ЛЭ по выполняемым ими логическим операциям.

Не все логические операции имеют соответствующие ЛЭ. На практике встречаются следующие ЛЭ:

1) Задержка;

2) НЕ;

3) И;

4) ИЛИ;

5) И-НЕ;

6) ИЛИ-НЕ;

7) Чётность;

8) Нечётность.

Другие логические операции (например, импликация) не имеют соответствующих ЛЭ, и для их реализации приходится строить небольшие схемы из имеющихся ЛЭ.

Бывают также более сложные ЛЭ, содержащие в себе несколько стандартных ЛЭ. Например, логический элемент 2И-ИЛИ-НЕ сначала вычисляет два логических произведения, затем логически складывает их и полученный результат инвертирует.

2. Классификация ЛЭ по режиму работы:

1) статические (потенциальные);

2) динамические.

Статические ЛЭ, которые наиболее широко используются в современных ИС, могут работать как в статическом, так и динамическом (импульсном) режимах.

Динамические ЛЭ могут работать только в импульсном режиме.

3. Классификация ЛЭ по типу применяемых транзисторов:

1) на биполярных транзисторах;

2) на полевых транзисторах (чаще всего на МДП-транзисторах).

4. Классификация ЛЭ по принципу построения схем (по схемотехнологии) ЛЭ делятся на:

1) транзисторно-транзисторной логики (ТТЛ) – с тремя состояниями;

2) транзисторно-транзисторной логики {с диодами} Шотки (ТТЛШ);

3) эмиттерно-связанной логики (ЭСЛ);

4) инжекторно-инжекторной логики (И²Л) (с инжекционным питанием);

5) на МДП-транзисторах;

6) на КМОП-транзисторах.

Из перечисленных технологий основными на данный момент являются ТТЛШ и КМОП. Современные элементы КМОП обладают рядом уникальных параметров (высокая плотность размещения элементов, малая потребляемая мощность, высокая помехоустойчивость, широкие допуски на величину питающих на­пряжений, высокое быстродействие, особенно при небольших ёмкостных нагрузках). Эти элементы доминируют в схемах внутренних областей БИС/СБИС. За ТТЛШ осталась пока область периферийных схем, где тре­буется передача сигналов по внешним цепям, испытывающим большую ём­костную нагрузку.

 

 

75. БАЗОВЫЕ ЛЭ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ: ДИОДНО-ТРАНЗИСТОРНАЯ ЛОГИКА.

Наиболее простой логический элемент получается при помощи диодов. Схема базового логического элемента диодной логики приведена на рисунке 1.

Рисунок 1. Принципиальная схема базового логического элемента "2И", выполненного на диодах

В схеме базового логического элемента на диодах при подаче нулевого потенциала на любой из входов (или на оба сразу) через резистор R1 будет протекать ток, и на его сопротивлении возникнет падение напряжения. В результате на выходе схемы базового логического элемента будет присутствовать единичный потенциал только если подать единичный потенциал сразу на оба входа микросхемы. То есть приведенная схема базового логического элемента реализует функцию "2И".

Количество входов логического элемента "И" зависит от количества диодов. Если использовать два диода, то получится логический элемент "2И", если три диода — то логический элемент "3И", если четыре диода, то логический элемент "4И", и так далее. В микросхемах средней интеграции выпускается максимальный логический элемент "8И".

 

76. Базовые ЛЭ цифровых интегральных микросхем: транзисторно-транзисторная логика (ТТЛ(Ш)).

 

77. МИКРОСХЕМЫ ТТЛ(Ш) СЕРИЙ С ОТКРЫТЫМ КОЛЛЕКТОРОМ И ПРАВИЛА ИХ СХЕМНОГО ВКЛЮЧЕНИЯ.

В микросхемах ТТЛ серий распространены следующие четыре типа выходных каскадов:

1. Обычный двухтактный выходной каскад, показанный на рис.7.1.

2. Умощненный двухтактный выходной каскад, показанный на рис.7.2, иногда его называют буферным выходным каскадом, иногда драйвером.

3. Выходной каскад с так называемым "открытым коллектором" (ОК), в котором из двух выходных транзисторов имеется только один, нижний. В условном графическом обозначении элементов, имеющих выход с открытым коллектором, обычно изображен ромб, подчеркнутый снизу горизонтальной чертой.

4. Выходной каскад с так называемым третьим, Z–состоянием, которое не является ни нулевым ни единичным состоянием выхода микросхемы. Это состояние характеризуется очень высоким выходным сопротивлением данной микросхемы, которая при этом как бы полностью отключена от своей нагрузки. В условном графическом обозначении элементов, имеющих выход с Z–состоянием, обычно изображен ромб, перечеркнутый посередине горизонтальной чертой.

Транзисторно-транзисторная логика (ТТЛ) малой степени интеграции появилась на первом этапе развития интегральной схемотехники (1969 – 1985 гг.). Эти схемы характеризуются хорошими электрическими параметрами, удобны в применении, обладают большим функциональным разнообразием.

Классической структурой ТТЛ является схема базового логического элемента И-НЕ серии 133, 155 (рисунок 1).

Схема содержит входной многоэмиттерный транзистор VT1, реализующий функцию И, фазосмещающий каскад на транзисторе VT2; двухтактный выходной каскад, выполненный по схеме составного эмиттерного повторителя на транзисторах VT4 и VT5 с введением диода сдвига уровня VD5 и компенсирующий транзистор VT3. Эмиттеры транзистора VT1 служат входами логического элемента и соединены с шиной нулевого потенциала через обратносмещенные антизвонные диоды VD1– VD4. Последние служат своего рода демпфером, защищая от отрицательного входного напряжения транзистор VT1.

 

78. ЭМИТТЕРНО-СВЯЗАННАЯ ЛОГИКА. ИНТЕГРАЛЬНАЯ ИНЖЕКЦИОННАЯ ЛОГИКА.

ЭСЛ - эмиттерно-связанная логика - на биполярных транзисторах, режим работы которых подобран так, чтобы они не входили в режим насыщения, - что существенно повышает быстродействие.

Рис.16. Эмиттерно-связанная логика

Основная деталь ЭСЛ-логики - схема потенциального сравнения, собранная не на диодах (как в ДТЛ), а на транзисторах. Схема представляет собой транзисторы, соединённые эмиттерами и подключенные к корпусу (или питанию) через резистор. При этом транзистор, у которого напряжение на базе выше, пропускает через себя основной ток. Как правило, один транзистор в схеме сравнения подключен к опорному уровню, равному напряжению логического порога, а остальные транзисторы являются входами. Выходные цепи схемы сравнения поступают на усилительные транзисторы, а с них - на выходные эмиттерные повторители.

Схемы интегрально-инжекционной логики не имеют аналогов в дискретных транзисторных схемах, т. е. характерны именно для интегрального исполнения. Основой элементов ИИЛ является инвертор (рис. 17), составленный из двух транзисторов.

Рис.17. Интегрально-инжекционная логика

Транзистор Т1 является транзистором n-p-n типа, а транзистор Т2 - p-n-p типа, причем одна из областей n-типа является как базой транзистора Т1, называемого инжектором (отсюда и название логики), так и эмиттером транзистора Т2, а база транзистора Т2 является коллектором инжектора.

Выходной транзистор - многоколлекторный, что обеспечивает развязку выходов друг от друга. Если ключевой транзистор предыдущей схемы открыт, то через него замыкается на корпус ток Iк транзистора Т1, заданный внешним источником тока, и не поступает в базу транзистора Т2, оставляя его закрытым.

Если же ключевой транзистор предыдущей схемы заперт, то ток I_к потечет в базу Т2 и вызовет его открывание. Таким образом рассматриваемый базовый элемент реализует операцию НЕ, принимая открытое состояние Т2 за нуль, а запертое - за единицу.

 

---

Дата добавления: 2019-07-15; просмотров: 1858; Мы поможем в написании вашей работы!

Поделиться с друзьями:

---

---

Мы поможем в написании ваших работ!